[发明专利]高性能脉冲式存储电路

说明书

技术领域

本发明的领域涉及数据处理，且尤其涉及由脉冲提供时钟的、用 于存储操作或诊断数据的存储电路。

背景技术

响应于数据处理电路中的时钟信号而存储数据的连续存储电路 是已知的。这些电路包括锁存器电路及触发电路(flip flop)，且从 延迟及能量两者之观点而言是处理电路中极重要的元件。触发电路可 采取主从锁存器的形式，其在时钟周期的第一阶段期间将数据输入到 主锁存器，而在时钟周期的第二阶段期间将数据转移至从锁存器。这 使它们看似响应于边沿而存储数据，换句话说，它们看似边沿触发。

对这些主从触发电路的替代设计是脉冲触发的触发电路，脉冲触 发的触发电路响应于脉冲而将数据存储在单锁存器内。如果该脉冲为 小且出现在时钟的边沿，则它还看似该存储元件或锁存器是边沿触发 的。实际上，当脉冲为高时该锁存器是透明的，因此该存储元件可在 脉冲期间接收数据；然后，当脉冲为低时该锁存器是不透明的，使得 它与输入隔离。然而，该脉冲必须足够宽以使存储元件能够在脉冲宽 度期间起反应并存储数据。

这些装置用于在处理期间存储操作或功能数据，且它们通常还用 于存储诊断数据。在此类情况下，它们通常工作在两种模式中之一， 这两种模式是诊断模式与操作模式。按照惯例，此类触发电路具有扫 描输入及数据输入。扫描输入接收诊断数据而操作输入接收操作数 据。操作的模式由扫描使能信号控制，当扫描使能信号为高时进入诊 断模式，且在这种模式中，接收、存储并输出诊断数据。当扫描使能 信号为低时，改为接收、存储并输出操作数据。

图1a示出常规非反相(inverting)可扫描脉冲式触发电路30。 此装置包含具有时钟输入的脉冲发生器20、时钟延迟元件22、以及 用于将时钟及经延迟的时钟组合以产生脉冲的NAND门24。触发电 路本身在各自的输入上包含驱动电路34及36，驱动电路34及36响 应于扫描使能信号而被开启与关闭。因此，当扫描使能为高时，驱动 电路34切换为开启，并驱动在扫描输入的数据；而当扫描使能为低 时，驱动装置36切换为开启，并驱动操作数据。为了使该触发电路 充当脉冲式触发电路，将传输门38设置在前向(forward)数据路径 上，且该传输门38由来自脉冲发生器20的脉冲开启与关闭。

由于与主从触发电路相比仅具有单锁存器，因此此类常规脉冲式 触发电路具有高速性能及低面积的优点。然而，它们需要时钟电路中 的额外逻辑来产生脉冲。此类额外逻辑要求明显数量的功率。在此实 例中，可见，脉冲式触发电路在数据路径中增加了多路复用器，以便 形成mux-d触发电路来提供数据及扫描输入。此mux-d触发电路需 要三态反相器，以便通过出现在前向数据路径中的传输门38对在操 作数据路径及扫描路径二者中的输入进行驱动，从而使该触发电路成 为脉冲驱动的触发电路。这些额外的晶体管给电路增加了延迟，并影 响时序(timing)性能。它们还消耗了功率。

图1b示出常规反相可扫描脉冲触发电路。此装置与非反相可扫 描脉冲触发电路类似，且遭受相同缺点。

可在Tschanz等人的《用于高性能微处理器的单边沿触发及双边 沿触发脉冲式触发电路的比较延迟及能量》(Comparative Delay and Energy of Single Edge-Triggered and Dual Edge-Triggered Pulsed Flip-Flops for High-Performance Microprocessors)中找到不同触发电路 及其比较性能的细节。

改进此类装置的速率及性能将是合乎需要的。

发明内容