[发明专利]半导体器件及其制造方法

说明书

本申请是申请日为2006年7月5日、申请号为200610100261.6、 发明名称为“半导体器件及其制造方法”的发明专利申请的分案申 请。

相关申请的交叉引用

本申请要求于2005年7月6日提交的日本专利申请 No.2005-197938的优先权，据此将其内容通过参考引入本申请。

技术领域

本发明涉及一种半导体集成电路器件的制造技术，特别地涉及 一种当应用于使用双大马士革(damascene)工艺形成互连中时有效 的技术。

背景技术

近年来，被称为大马士革工艺的精细间距互连形成方法正在成为 制造微型半导体集成电路器件的领先方法。

大马士革工艺包括：在半导体衬底上方的层间绝缘膜中形成精细 互连沟槽；在包括该互连沟槽内部的互连绝缘膜上方淀积金属膜； 通过化学机械抛光去除互连沟槽外部的金属膜；以及在互连沟槽中 形成微细嵌入互连。

被称为“双大马士革工艺”的工艺是上述大马士革工艺，但是具有 较少的步骤。它包括以下步骤：在形成于层间绝缘膜中的互连沟槽 之下，形成将连接到下级互连的过孔；以及在互连沟槽和过孔中同 时填充金属膜，以形成互连。在过孔中预先形成金属栓塞(plug)以 及然后在互连沟槽中形成嵌入互连的工艺被称为单大马士革工艺。

通常采用Cu(铜)作为用于嵌入互连的金属材料，因为即使形 成精细互连也不会使可靠性降低。当通过大马士革工艺在层间绝缘 膜中形成嵌入互连时，通常的做法是通过低介电绝缘材料制作层间 绝缘膜，以便降低在两个相邻互连之间产生的电容。例如，在日本 未审专利公开No.2004-221275或者日本未审专利公开 No.2003-124307中，描述了一种通过大马士革工艺在由低介电材料 制成的层间绝缘膜中形成嵌入互连的技术。

在日本未审专利公开No.2003-163265中，公开了一种通过单大 马士革工艺制造互连层的方法，包括使用SiCN膜作为抗蚀剂图形的 抗反射膜来形成过孔。

发明内容

接下来将描述本发明人研究的通过双大马士革工艺形成多级Cu 互连的步骤的概要。

(步骤1)根据传统已知工艺，在半导体衬底上方形成半导体元 件以及在半导体元件上方形成下级互连。

(步骤2)在下级互连上方淀积层间绝缘膜以及在层间绝缘膜上 方形成抗反射膜之后，在抗反射膜上方形成光致抗蚀剂膜。该光致 抗蚀剂膜是这样一种膜，已经通过利用在其中形成有过孔图形的光 掩膜进行曝光以及然后显影，将在其中形成有过孔形成区域的图形 转移到该膜上。形成抗反射膜，以便防止光致抗蚀剂膜的曝光分辨 率的降低，其中由于曝光光线从下级互连的表面反射并且入射到光 致抗蚀剂膜上而会发生上述曝光分辨率的降低。在光致抗蚀剂膜之 下形成的抗反射膜也被称为BARC(底部抗反射涂层)。

(步骤3)利用光致抗蚀剂膜作为掩膜，干法蚀刻抗反射膜和层 间绝缘膜，以在层间绝缘膜中形成过孔。然后，去除光致抗蚀剂膜 和抗反射膜，并且将填料填充在过孔中。填料由具有与抗反射膜基 本相似的成分的绝缘材料制成。按下面的方式将填料填充在过孔中。 在包括过孔内部的层间绝缘膜上方淀积填料，以及然后通过回蚀刻 (etch back)去除过孔外部的填料。通过该回蚀刻，在过孔中填充的 填料的表面变得几乎平坦，并且变成与层间绝缘膜的表面基本在同 一平面上。

(步骤4)在层间绝缘膜上方形成第二抗反射膜，以及在该抗反 射膜上方形成第二光致抗蚀剂膜。该第二光致抗蚀剂膜是这样一种 膜，即已经通过利用在其中形成有互连沟槽图形的光掩膜进行曝光 以及然后显影，将在其中形成有互连沟槽区域的图形转移到该膜上。 利用第二光致抗蚀剂膜作为掩膜，干法蚀刻第二抗反射膜，以及然 后干法蚀刻层间绝缘膜同时留下其下部而不蚀刻，由此在过孔上方 形成互连沟槽。

(步骤5)在去除第二光致抗蚀剂膜之后，也去除第二抗反射膜。 当去除第二抗反射膜时，也去除填充在过孔中的填料，以从过孔的 底部露出下级互连的表面。然后在互连沟槽和过孔中形成Cu互连。 通过溅射或镀覆，在包括互连沟槽和过孔的内部的层间绝缘膜上方 淀积Cu膜，以及然后通过化学机械抛光，去除互连沟槽外部的Cu 膜，由此来形成Cu互连。通过重复上述步骤2到5，在半导体衬底 上方形成多级Cu互连。