[发明专利]利用升高电压的静态随机访问存储器

说明书

技术领域

本发明涉及具有随机访问存储器元件的集成电路，并且更具体 地，涉及具有使用提升电压的静态随机访问存储器元件的集成电路。

背景技术

集成电路经常包含存储器元件。静态随机访问存储器元件可以 基于交叉耦合倒相器(inverter)，并且可以用来存储数据。每个存 储器元件可以存储单个数据位。存储器元件通常布置在阵列中。双 端口存储器元件允许在两个分离的端口上执行读操作和写操作。

双端口存储器阵列在诸如集成电路存储器和可编程逻辑器件的 集成电路中使用。

可编程逻辑器件是一类可由用户进行编程以实现预期的定制逻 辑功能的集成电路。在典型的情况中，逻辑设计者使用计算机辅助 设计(CAD)工具来设计定制逻辑电路。这些工具帮助设计者使用 给定的可编程逻辑器件上可用的资源来实现定制逻辑电路。当设计 过程完成时，CAD工具生成配置数据文件。将该配置数据文件加载 到可编程逻辑器件，以将这些可编程逻辑器件配置为执行预期的定 制逻辑功能。

可编程逻辑器件通常包含静态随机访问存储器(RAM)的阵列。 这些存储器阵列有时称为嵌入式阵列块(EAB)，其用来处理器件 上的电路的存储需要。在可编程逻辑器件的正常操作期间，器件的 硬连线和可编程电路对块的存储器执行读操作和写操作。可编程逻 辑器件上的存储器阵列的大小通常从几千位到大约兆位或者更多。

诸如可编程逻辑器件的集成电路通常配置用于实现基于存储器 的电路，诸如时钟转换先进先出(FIFO)电路。在通常情况下，使 用一个时钟信号将数据写入FIFO，并且使用另一时钟信号将数据读 出FIFO。

可编程逻辑器件上的电路(诸如FIFO电路)使用双端口随机访 问存储器阵列来实现。在专用集成电路以及单机存储器芯片中，也 使用双端口存储器阵列。

双端口存储器阵列具有两个独立的端口，其可以用于读操作和 写操作。在具有双端口存储器阵列的可编程逻辑器件集成电路上， 可编程逻辑电路和双端口存储器阵列可被配置用于实现FIFO。双端 口存储器阵列的一个端口用于写操作，而双端口存储器阵列的另一 个端口用于读操作。

双端口存储器阵列包含存储器单元的行和列。使用字线和位线 来访问双端口存储器阵列单元。因为每个单元与两个端口相关联， 因此每个存储器阵列与两组字线和两组位线相关联。

在现代集成电路设计中，必须对设计存储器元件单元给予关注， 以使其消耗相对较少量的电路基板面。同时，存储器元件的设计必 须使得对存储器元件的操作能够可靠地执行。这些设计要求有时给 电路设计者提出了挑战。例如，为了保证可靠地执行读操作，可能 期望在交叉耦合倒相器中提供具有相对较大的晶体管的存储器元 件。使交叉耦合倒相器中的晶体管较强有助于确保预充电的数据线 不会在读操作期间使存储器元件变为翻转(flip)状态。同时，在存 储器元件中使用过大的晶体管可能消耗集成电路上的大量基板面， 这是不期望的。

因此，期望提供改进的存储器元件。

发明内容

按照本发明，提供一种集成电路，其包含静态随机访问存储器 元件，诸如使用提升的电源电压的双端口静态随机访问存储器元件。 该存储器元件可以在诸如专用集成电路、存储器芯片或者可编程逻 辑器件集成电路之类的集成电路上使用。该存储器元件可以以阵列 形成。每个存储器元件可以包括一对交叉耦合倒相器，其充当双稳 态数据存储电路。该集成电路可以具有读写控制电路，该读写控制 电路具有用于数据写操作和数据读操作的地址译码器电路和数据寄 存器电路。在数据写操作期间，可以将数据载入阵列的存储器元件 中。在数据读操作期间，可以从阵列读取数据。

根据每个存储器单元的操作，可以选择性地通过提升的电源电 压或者未提升的电源电压来为每个存储器元件中的交叉耦合倒相器 供电。例如，在数据读操作期间，可以利用提升的电源电压来为交 叉耦合倒相器供电。在数据写操作期间，可以利用未提升的电源电 压(例如，核心逻辑电源电压)来为交叉耦合倒相器供电。