[发明专利]静电放电防护装置

说明书

技术领域

本发明是有关于一种静电放电防护装置，特别是有关于一种高压静电放电防护装置。

背景技术

集成电路的静电放电(ElectroStatic Discharge；以下简称ESD)事件，指的是具有高电压的静电电荷，通过集成电路芯片的释放过程。虽然如此的静电电荷量通常不多，但是，因为高电压的原因，其释放的瞬间能量也相当的可观，如果没有善加处理，往往会造成集成电路的烧毁。

因此，ESD已经是半导体产品中重要的可靠度考察指标之一。比较为一般人所熟悉的ESD测试有两种，人体放电模式(human body model，HBM)以及机器放电模式(machine model，MM)。一般商业用的集成电路都必须具备一定程度的HBM以及MM的耐受度，才可以销售，否则，集成电路非常容易因为偶然的ESD事件而损毁。也因此，如何制造一个有效率的ESD防护装置/元件，来保护集成电路，也是业界一直不断探讨与研究的问题。

为了承受高电压，传统的高压ESD元件通常是由电路中高压元件所构成。然而，高压元件的金属绕线会影响电场分布，因而造成电路的破坏。

已知的解决方式是将高压元件的一端设计成独立的接触垫(PAD)。但是，由高压元件修改所得到的高压ESD元件也必须具有一独立的接触垫。因此，增加电路布局的复杂性，并使得集成电路的面积大幅增加。

发明内容

本发明提供一种静电放电防护装置，所述静电放电防护装置包括一衬底、一第一掺杂区、一第一栅极、一第二掺杂区、一第二栅极以及一第三掺杂区。衬底具有一第一导电型态。第一掺杂区具有一第二导电型态，并形成于衬底之中。第一栅极形成于衬底之上。第二掺杂区具有第二导电型态，并形成于衬底之中。第一、第二掺杂区以及第一栅极构成一晶体管。第二栅极形成于衬底之上，并与第一栅极彼此隔离。第三掺杂区具有第一导电型态，形成于衬底之中，并与第二掺杂区相互隔离。第一、第三掺杂区以及第二栅极构成一放电元件。

本发明另提供一种静电放电防护装置，所述静电放电防护装置包括一衬底、一第一掺杂区、一第一栅极、一第二掺杂区、一第三掺杂区以及一第四掺杂区。衬底具有一第一导电型态。第一掺杂区具有一第二导电型态，并形成于衬底之中。第一栅极形成于衬底之上。第二掺杂区具有第二导电型态，并形成于衬底之中。第一、第二掺杂区以及第一栅极构成一晶体管。第三掺杂区具有第一导电型态，形成于衬底之中，并与第二掺杂区相互隔离。第四掺杂区具有第二导电型态，形成于衬底之中，并与第二掺杂区相互隔离。第一、第三、第四掺杂区与第二栅极构成一放电元件。

本发明的静电放电防护装置能有效地保护集成电路，避免其因为偶然的ESD事件而损毁，同时不增加电路布局的复杂性。

附图说明

图1A为本发明的ESD防护装置的一可能实施例；

图1B为本发明的ESD防护装置的另一可能实施例；

图2为图1B的A-A”剖面示意图；

图3A为图1B的B-B”剖面示意图；

图3B为本发明的ESD防护装置的电路示意图；

图4为放电元件的另一可能实施例。

附图标号

100、100’：ESD防护装置；

111、112、121、171、172、371、381：掺杂区；

151、161：栅极；

180、180’：放电元件；

190、190’：晶体管；

101：接触垫；

131～134、141：场氧化层；

200：衬底；

211、212、221、222、311、321：阱；

240、250、260、340、360：金属层；

241、251、261、341、361、362：插塞。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：

图1A为本发明的ESD防护装置的一可能实施例。如图所示，ESD防护装置100包括，衬底(未显示)、掺杂区111、112、121、栅极151及161。在本实施例中，掺杂区111及121相互隔离。栅极151及161相互隔离。在另一可能实施例中，掺杂区111及121是分别形成在两阱之中，其中这两阱相互隔离。