[发明专利]存储器单元结构,存储器件及集成电路

说明书

技术领域

本发明是涉及存储器单元结构，运用该存储器单元结构的存储器 件，及具有该存储器件的集成电路。

背景技术

许多数据处理系统需求嵌入式非易失性存储器，用于储存通过数据 处理系统的其它逻辑部件访问的数据。例如，集成电路可以包括一个或 多个处理电路，用于执行数据处理操作，其中那些数据处理电路耦合至 用于储存通过那些数据处理电路使用的数据的嵌入式非易失性存储器。

然而，例如EEPROM及闪存的常规嵌入式非易失性存储器是昂贵的， 当与被要求用来生产集成电路的其它逻辑部件的标准互补金属氧化物 半导体(CMOS)逻辑工艺相比较，其在制造期间需要额外掩模与工艺步 骤。因此，需要或者对于集成电路的整个管芯使用额外的掩模及工艺步 骤，或者提供芯片外的EEPROM或闪存。

然而，由J Raszka等人在2004年IEEE国际固态电路会议(IEEE International Solid-State Circuits Conference)中的文章「在0.13μm CMOS逻辑工艺中的用于安全应用的嵌入式闪存(Embedded Flash Memory for Security Applications in a 0.13μm CMOS Logic Process)」中 描述了一种非易失性嵌入式闪存，其可使用标准CMOS逻辑工艺制成而无 需特殊掩模或额外工艺步骤。这样的闪存的存储器单元的每一个需要比 常规闪存更大的面积，且因此典型将适用于需要适量(而非大量)非易失 性存储器的集成电路中。在这样的实施例中，嵌入式闪存可使用标准 CMOS逻辑工艺制成的事实是非常有益的，因为其将明显地降低制造的复 杂性，并且因此降低制造成本。

图1示意地说明了在上述文章中描述的存储器单元结构的截面。图2 提供图1的存储器单元结构的简化说明。从图1及图2可清楚地看到，该 CMOS非易失性存储器单元结构具有电荷储存在其中的浮置栅极节点 (FG)140、耦合电容器100、隧穿电容器130及PMOS读取晶体管120。这两 个电容器用厚氧化物MOS制成以使在该器件的整个使用寿命中泄漏减至 最少，并且制成的耦合电容器100具有的电容约为隧穿电容器130电容的 十至二十倍，从以下对编程(programming)工艺的讨论中将理解这样 做的原因。读取晶体管120也制成为厚氧化物器件。

为了编程该存储器单元结构，在隧穿电容器130的编程端子B 160及 耦合电容器100的编程端子T 150间建立相对较高的电压差，约7至8伏特。 由于耦合电容器100及隧穿电容器130间的电容差，编程偏压的大部分被 施加至隧穿电容器130，导致发生电荷隧穿，穿过隧穿电容器130的栅极 氧化物。此工艺导致电荷被储存在浮置栅极节点140内，该电荷在编程 电压自编程端子150、160处被移除后仍保持。若用于编程的电压差是通 过将编程端子160置于比编程端子150更高的电压而建立，则在编程操作 期间，将在浮置栅极节点140上建立正电荷，而若相反，相对于编程端 子160，在编程端子150上设置较大的电压，则将在浮置栅极节点140上 建立负电荷。

在编程操作已完成后，储存在浮置栅极节点140中的电荷可使用读 取晶体管120读取。在一个具体实施例中，这可通过在节点170、180间 的晶体管120两端设置足以造成该晶体管导通的电位差，之后感测通过 读取晶体管的电流以便检测在浮置栅极节点140处储存的电荷(且因此 的电压)来达到。

如先前所述。虽然这样的存储器单元结构使非易失性存储器能使用 标准CMOS制造步骤来制造，但是一个缺点是存储器单元相对较大。在这 方面中的明显因素是耦合电容器必须制作得相当大以产生所需的耦合 比(耦合电容器100的电容对隧穿电容器130的电容的比)，需要该耦合比 来使存储器单元的编程按照以上概述进行。

因此希望获得这样的非易失性存储器的制造益处，但该存储器的单 独的存储器单元结构的尺寸要减小。

发明内容