[发明专利]可编程小数分频器

权利要求书

1.一种可编程小数分频器，其特征在于，包括：

分频器，用于根据模选择信号选择1分频工作模式或者选择1.5分频工作模式；

异步计数器，由多个除2或除3单元串接构成，用于根据各个除2或除3单元的控制信号P₀、P₁、...、P_n-1产生不同的分频数N，n和N均为整数；

控制逻辑电路，用于接收异步计数器各串接除2或除3单元的输出信号以及mod信号，用以产生控制分频器工作的模选择信号，使得可编程小数分频器在一个完整的输出信号周期内，(N+0.5)分频模式比N分频模式多出半个时钟周期。

2.根据权利要求1所述的可编程小数分频器，其特征在于，所述分频器包括两个双边沿D触发器，该双边沿D触发器由输入时钟脉冲的上边沿和下边沿所触发。

3.根据权利要求1所述的可编程小数分频器，其特征在于，所述分频器在模选择信号为高电平时工作在整数1分频模式下，在模选择信号为低电平时工作在小数1.5分频模式下，在小数1.5分频模式下该分频器在一个完整的周期内，其输出信号被抑制了半个周期。

4.根据权利要求1所述的可编程小数分频器，其特征在于，所述控制逻辑电路包括一个多输入的与非门或者是多个与非门的树结构，用于实现各串接除2或除3单元的输出信号以及mod信号的与非操作，当其中某一个除2或除3单元的输出为低电平或mod为低电平时，模选择信号为高电平；当各串接除2或除3单元的输出均为高电平，且mod为高电平时，模选择信号为低电平。

5.根据权利要求4所述的可编程小数分频器，其特征在于：当mod为低电平时，模选择信号永远为高电平，因此N或(N+0.5)分频器的分频数为整数N；当mod为高电平时，一旦异步计数器各串接除2或除3单元的输出均为高电平，模选择信号将产生一个低电平脉冲，使得1分频或1.5分频的分频器的分频比暂时为1.5，当1分频或1.5分频的分频器产生下一个输出而改变异步计数器中、与1分频或1.5分频的分频器输出直接连接的除2或除3单元的输出时，模选择信号又回到高电平，1分频或1.5分频的分频器的分频比也变为1；所以，在一个完整的输出信号周期内，mod为高电平条件下的可编程小数分频器的分频数比mod为低电平条件下多半个输入时钟周期。

6.根据权利要求1所述的可编程小数分频器，其特征在于，所述异步计数器根据各个除2或除3单元的控制信号P₀、P₁、...、P_n-1产生分频数N，N与各个控制信号P₀、P₁、...、P_n-1具有以下关系：N＝P₀+2×P₁+2²×P₂+…+2^n-2P_n-2，+2^n-1P_n-1+2ⁿ，其中n为串接的除2或除3单元的个数，P₀为第一个除2或除3单元的控制信号，类推P₁、...、P_n-1依次为后续的各个除2或除3单元的控制信号；结合mod信号和P₀、P₁、...、P_n-1控制信号，该可编程小数分频器能够实现N分频或(N+0.5)分频。

7.根据权利要求1所述的可编程小数分频器，其特征在于，所述除2或除3单元有三个输入端和两个输出端，分别是：时钟输入Fin、控制信号输入P、模控制输入Mode_in、模控制输出Mode_out和分频输出Fout；其中，后一级除2或除3单元的模控制输出Mode_out连接至前一级除2或除3单元的模控制输入Mode_in，第一级除2或除3单元的模控制输出Mode_out悬空，最后一级除2或除3单元的模控制输入Mode_in接高电平。