[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须藉由适当的内连导线来做电性连接，才能发挥所期望的功能。

由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。

在所述接触孔的制作过程中，首先需要在所述绝缘层上形成一层光掩模层，接着进行光刻将该光掩模层图案化。例如，将需要形成接触孔位置的光掩模层进行曝光，则曝光后的光掩模层变得容易被显影去除；接着显影去除被曝光的光掩模层。这样被图案化之后的光掩模层就将需要形成接触孔位置的所述绝缘层暴露，而将其它位置的所述绝缘层掩盖。在光刻形成图案化的掩模层后，再利用等离子体刻蚀工艺将所述绝缘层暴露的部分进行刻蚀，从而形成通孔。

在所述通孔中填充导电材料后就形成了接触孔，该接触孔可以实现不同导电层的导电互连。例如在公开号为“CN1731286A”名称为“射频器件产品的通孔刻蚀方法”的中国专利中公开了一种通孔刻蚀方法。

在半导体制造中，整个晶片分为边缘的无效区域10和中央的有效区域20(参考图1)，无效区域通常不用来制造器件，例如300mm的晶片，将距离晶片边缘0.05mm范围内的区域或者距离边缘更近的区域认为是无效区域，而除无效区域10以外的部分是有效区域20。在半导体器件制造过程中，通常先将晶片表面分为若干个不同的区域，然后在每个区域上制作一个器件，在制作完成后，再将该晶片进行分割，无效区域抛弃，有效区域被分割成若干个分离的器件。但是，在器件的制造过程中，由于是在同一个晶片上进行，因此所有器件制作中的同一工艺步骤，例如接触孔的刻蚀，会在同一步骤中同时完成，并且为了使整个晶片表面制造的器件的一致性较好，无效区域也会同时执行所有的工艺步骤。

但是，针对利用上述方法在65nm工艺中形成接触孔后的晶片测试，发现在晶片上分布着很多导电杂质碎屑，从而在晶片表面形成缺陷。图1为对利用现有技术的方法形成接触孔后的晶片的测试图，从图1可以看出，利用现有的方法，则晶片表面存在导电杂质碎屑造成的缺陷。

发明内容

本发明的目的是提供一种半导体器件的制造方法，从而减少了晶片表面由于导电杂质碎屑造成的缺陷。

为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括步骤：

提供晶片，在所述晶片表面包括导电层，位于导电层上层的绝缘层；

在所述绝缘层表面涂覆光掩模层；

图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化，使得所述晶片上中央区域的部分绝缘层的被暴露，而晶片边缘区域的绝缘层被完全覆盖；

对暴露的绝缘层进行刻蚀，从而在绝缘层中形成暴露所述导电层的通孔。

可选的，所述步骤：图案化晶片中央区域的所述光掩模层，并且晶片边缘区域的光掩模层不进行图案化的步骤包括：

将晶片表面划分为阵列排列的曝光区域；

对包括中央区域的曝光区域进行曝光；

对包括边缘区域的曝光区域进行曝光，在对包括边缘区域的曝光区域进行曝光时将边缘区域所对应的掩模版的透光位置遮挡；

对晶片上的光掩模层进行显影。

可选的，所述光掩模层的材料为正性光刻胶。

可选的，所述晶片边缘区域包括距离晶片边缘1/300倍晶片直径以内的区域。

可选的，所述晶片的直径为300mm，所述晶片边缘区域包括距离晶片边缘1mm以内的区域。

可选的，所述晶片上还包括位于所述导电层下层的半导体器件层。

可选的，所述半导体器件制造工艺的特征尺寸为65nm或65nm以下。

本发明的上述技术方案和现有技术相对优点在于：

本发明通过对现有的形成接触孔方法中的光刻光掩模层的步骤进行改进，使得不对晶片边缘区域的光掩模层进行曝光，从而绝缘层被光掩模层完全覆盖，这样在后续的刻蚀绝缘层形成接触孔的步骤中，由于有光掩模层做保护，因此晶片边缘区域不会形成接触孔，这样就减小了在等离子体刻蚀接触孔步骤中，当绝缘层被刻穿时，等离子体在晶片边缘尖端放电导致晶片上绝缘层下层的导电层被烧毁的几率，从而使得在晶片表面出现导电杂质碎屑的几率降低。

附图说明