[发明专利]带场板结构的功率金属氧化物半导体器件

说明书

技术领域

本发明涉及一种半导体器件，更涉及一种带场板结构的功率金属氧化物半导体器件。

背景技术

现代功率器件的基本要求是能够耐高压且大电流工作。其中硅基功率MOS器件用以保证实现大电流工作，使用的较为广泛。对于高压工作的功率MOS器件来说，位于器件边界(即终端)的PN结和场板由于电场的集中而更容易击穿，限制了高压器件的耐压能力。因此，为了保证功率MOS器件能够在高压下正常工作，通常需要在器件边界处采用场板(Field Plate，FP)、场限环(FLR)和结终端扩展结构(JTE)等结终端技术(Junction Termination Technique，JTT)，用来提高功率金属氧化物半导体(MOS)器件的击穿电压。其中场板可以有效地抑制表面电荷引起的低击穿，并且结构简单，工艺兼容性好，具有突出的优势。

图1A所示为已知的带场板结构的半导体器件的结构示意图。

功率MOS器件10包括基底1、氧化层2、PN结3和场板4。

基底1为硅衬底，氧化层2的材质为SiO₂，氧化层2内包括PN结3位于靠近氧化层2的位置。场板4是用金属(例如是Al)或者多晶硅形成的薄层，覆盖在易于发生击穿的PN结3表面处。

然而，上面所述的场板技术虽然能够在一定程度地提高功率MOS器件的耐压能力，然而其存在以下缺点：功率MOS器件的击穿电压与场板的长度、氧化层的厚度有正比关系，但是场板的长度和氧化层的厚度均不能无限制地增大，从而限制了功率MOS器件的击穿电压的提高幅度；场板边缘处的电场高度集中，影响器件的耐压。

场板4边缘下的表面电荷产生的横向电场互相加强，造成一个横向场的峰值，所以带有场板结构的功率MOS器件有两个峰值电场，如图1B所示，一个对应在结弯曲处A，另一个则对应在场板边缘下的B点。

发明内容

本发明提出一种带场板结构的功率金属氧化物半导体器件，能够解决上述问题。

为了达到上述目的，本发明提出一种带场板结构的功率金属氧化物半导体器件，包括基底、氧化层、PN结、场板和偏移场板。氧化层在基底层上方。PN结位于基底内靠近氧化层处。场板位于氧化层的表面覆盖在PN结边界处。偏移场板位于氧化层的表面，与场板不连接。偏移场板用于在其上加偏移电压后，分散偏移场板下的电场，提高功率金属氧化物半导体器件的击穿电压。

可选的，场板和偏移场板由金属铝制作。

可选的，基底为硅衬底。

可选的，场板的长度是可变的。

可选的，功率金属氧化物半导体器件的击穿电压随着偏移电压的增大而增大。

本发明提出的带场板结构的功率金属氧化物半导体器件，结构简单，易于实施，利用了分散半导体的场板下电场的方法，提高了半导体器件的击穿电压，另外，本发明中偏移场板上的偏移电压的变化能够实现半导体器件击穿电压的可变调节。

附图说明

图1A所示为已知的带场板结构的功率MOS器件的结构示意图；

图1B所示为图1A中功率MOS器件的场板下电场分布示意图；

图2所示为本发明较佳实施例的功率MOS器件的结构示意图；

图3所示为本发明所揭露的功率MOS器件击穿电压与场板上偏移电压的关系曲线图。

具体实施方式

为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

图2所示为本发明较佳实施例的半导体器件的结构示意图。

图2中的半导体器件的结构包括基底1、氧化层2、PN结3、场板4和偏移场板5。

其中基底1为硅衬底，氧化层2生成在基底的表面，氧化层2的厚度例如是2-3μm。PN结位于基底1内靠近氧化层2处。

场板4较佳为铝制作的金属薄层，在氧化层2的表面覆盖在PN结3边界处。场板4的长度WF是可变的。

偏移场板5较佳为铝制作的金属薄层，也位于氧化层2的表面，与场板4不连接，距离场板4的边界有一定距离(例如是15μm)。

这样，当功率MOS器件在高压下工作时，在偏移场板5上加偏移电压Voltage，偏移场板5能够将原本聚集在功率MOS器件的场板4边缘周围的表面电荷分散一部分至偏移场板5之下，从而分散了场板4边缘的电场强度。因此功率MOS器件的击穿电压能够得到提高。

图3所示为本发明所揭露的功率MOS器件击穿电压与场板上偏移电压的关系曲线图。对于偏移场板5的设置以及偏移场板5上的偏移电压的大小，与功率MOS器件的击穿电压的关系，由图3所示。