[发明专利]电性地址与物理地址对应关系的调整方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及电性地址与物理地址对应关系的调整方法。

背景技术

失效性分析是提高半导体产品良率的重要手段，其原理通常为：在制作出的芯片(die)有故障时，通过失效性分析，定位出失效单元(cell)的物理位置，并分析得出是何种缺陷导致所述cell失效，以便后续制作过程中进行改进，提高良率。

芯片按其功能大体可分为以实现存储功能为主的存储器芯片和以实现逻辑功能为主的逻辑芯片，对于存储器芯片，常用的失效性分析方法是在芯片制作工艺基本完成后，用激光在芯片上制造缺陷来定位出失效cell的物理位置，然后将芯片的各层单独剥离出来，再分析是何种缺陷导致该cell失效。

对于逻辑芯片，由于die中通常也包含存储器(RAM)单元(cell)，因此通常通过对逻辑die中存储cell进行失效性分析，来得到整个die或die所在晶圆(wafer)的情况。

但由于逻辑die各层间通常有逻辑关系，因此采用上述适用于存储器die的失效性分析方案，可能就破坏了所述逻辑关系，从而无法正确分析出逻辑die失效cell的位置。

于是业界目前通常采用下述方案对逻辑die进行失效性分析：由位图系统(Bitmap Program)检测逻辑die并输出逻辑die中不合格cell的电性地址；然后根据所述电性地址，及已有电性地址与物理地址的对应关系，获得该不合格cell的物理地址，定位至该不合格cell的位置，以进行后续处理。

但该方案应用过程中，通常出现所述物理地址定位到的cell不是不合格cell，即根据该对应关系查找出的物理地址有误使得失效性分析失败的问题，为此亟需一种调整所述对应关系的方案，以提高失效性分析的成功率。

发明内容

本发明提供了电性地址与物理地址对应关系的调整方法，以根据该对应关系，通过位图系统输出的损坏逻辑die中不合格cell的电性地址，得到该不合格cell的正确物理地址，进而提高失效性分析的成功率。

本发明提出了电性地址与物理地址对应关系的调整方法，该方法包括：破坏die中预定物理地址的cell；位图系统检测该die，并输出该破坏的cell的电性地址；基于已有电性地址与物理地址的对应关系，通过该电性地址获得该破坏cell的物理地址；比较出获得的该物理地址与预定物理地址的偏差；以及根据该偏差调整所述对应关系。

本发明通过破坏预定物理地址的cell，然后采用位图系统检测并输出该cell的电性地址，再根据该电性地址及上述已有对应关系对应出该cell的物理地址，并根据对应出的物理地址与预定物理地址比较出两者偏差，对所述对应关系进行调整，从而在用位图系统检测损坏逻辑die并输出不合格cell的电性地址时，能够该电性地址及调整后的对应关系得到不合格cell正确的物理地址，进而提高失效性分析的成功率。

附图说明

图1为本发明实施例中电性地址与物理地址对应关系调整方法的流程图；

图2为本发明实施例中分块选择的结构示意图；

图3为本发明实施例中物理地址偏移的示意图。

具体实施方式

针对背景技术的问题，本发明实施例提出：如果能够计算出根据已有对应关系及位图系统输出的电性地址获得的不合格cell的物理地址，与该不合格cell实际物理地址的偏差，那就能够基于所述偏差对该对应关系进行调整，以能够根据调整后的对应关系进行成功的失效性分析。

图1为本发明实施例中电性地址与物理地址对应关系调整方法的流程图，结合该图可知，基于上述想法，本发明实施例提出的所述调整方法包括步骤：

步骤1，破坏die中预定物理地址的cell；

由于在第一层金属线连接工艺完成前，无论是已经淀积了氧化层还是刻蚀了图案，在扫描电子显微镜(SEM)下，均会对区分各个cell造成很大干扰，很难区分出各个cell，因此较佳的选择是在第一层金属线连接工艺完成后破坏预定物理地址cell；且由于在第二层金属线连接工艺完成后，各个cell一般都通过金属线连接起来，如果破坏一个cell，则可能导致与之关联的多个甚至是一片cell的失效，使得后续步骤无法顺利执行，因此较佳的通常选择在所述第二层金属线连接工艺开始前破坏预定物理地址的cell。综上所述，较佳的，在第一层金属线连接工艺完成后及第二层金属线连接工艺开始前，破坏die中预定物理地址的cell。

步骤2，位图系统检测该die，并输出该破坏的cell的电性地址；