[发明专利]制造半导体器件的方法

说明书

相关申请

本申请要求2008年5月21日提交的韩国专利申请10-2008-0046973的优先权，通过引用将其全部内容并入本文。

技术领域

本发明实施方案涉及制造半导体器件的方法。

背景技术

为了在半导体器件中形成开口区域如存储节点孔和接触孔，依次形成其中将形成开口区域的绝缘层和蚀刻阻挡图案。然后使用蚀刻阻挡图案作为蚀刻阻挡层蚀刻绝缘层，由此形成开口区域。导电层填充开口区域，以形成电连接下方导电层至上方导电层的接触塞。或者，可依次在开口区域中沉积导电层、介电层和导电层，由此形成具有圆柱或凹陷结构的金属-绝缘体-金属(MIM)电容器。

由于设计规则随着半导体器件而变小，所以开口区域深度变深，开口区域的关键尺寸(CD)变小。因此，很难稳定地形成具有高的深宽比的开口区域，例如，用于金属接触的塞孔(例如，M1C)或圆柱形MIM电容器的存储节点孔。

图1说明典型半导体器件的开口区域，其中在包括预定结构的衬底11上形成的绝缘层12中形成开口区域13。区域(A)说明其中开口区域13正常形成的状态。

然而，如区域(B)中所示，典型半导体器件具有以下限制：开口区域13的底部CD W2小于顶部CD W1(W1＞W2)。更具体地，虽然通常使用干蚀刻来形成开口区域，但是随着开口区域13蚀刻得较深，干蚀刻导致蚀刻效降低率。该降低的效率由开口区域13内部的压力所导致，所述压力由于蚀刻气体和在蚀刻工艺期间产生的蚀刻副产物而增加。开口区域13的底部CD W2的减小导致存储节点的倾斜现象和半导体器件中电容器预设电容的减小。此外，开口区域13底部CD W2的减小导致接触塞与下层导电层的接触面积减小，由此增加其间的接触电阻。

此外，随半导体器件设计规则的减小，开口区域13的关键尺寸变得较小并且其深度变得较深。因此，用于形成开口区域13的蚀刻容限逐渐地减小。这导致在开口区域13中底部CD W2显著小于顶部CD W1，如图1的区域(C)所示，也产生接触未打开(contact-not-open)现象X。

发明内容

实施方案涉及提供制造半导体器件的方法，能够确保在开口区域中所需的最小底部关键尺寸(CD)。

实施方案还涉及提供制造半导体器件的方法，能够防止在开口区域中的接触未打开现象。

至少某些实施方案涉及一种制造半导体器件的方法，所述方法包括：在导电层上形成蚀刻停止图案，所述蚀刻停止图案具有暴露出所述导电层顶表面的第一开口；在所述蚀刻停止图案上形成绝缘层；选择性地蚀刻所述绝缘层以形成暴露出所述导电层顶表面的第二开口；和增大所述第二开口直至暴露出蚀刻停止图案。在此，第二开口的顶部关键尺寸(CD)等于第一开口的关键尺寸。

在某些实施方案中，绝缘层具有包括一个氧化物层的单层结构；或者绝缘层具有包括具有不同湿蚀刻速率的氧化物层的多层结构。绝缘层可具有包括具有不同湿蚀刻速率的氧化物层的多层结构，氧化物层的湿蚀刻速率从最下方的氧化物层至最上方的氧化物层逐渐减小。

在某些实施方案中，绝缘层的形成包括：形成第一氧化物层以覆盖具有第一开口的蚀刻停止图案；在所述第一氧化物层上形成第二氧化物层，所述第二氧化物层的湿蚀刻速率比第一氧化物层慢；和在第二氧化物层上形成第三氧化物层，所述第三氧化物层的湿蚀刻速率比第二氧化物层慢。

第一和第二氧化物层中的每一个均可包括含杂质的掺杂氧化物层，包含在第一氧化物层中的杂质的重量比(wt.％)可大于包含在第二氧化物层中的杂质的重量比(wt.％)。

包含在第一氧化物层中杂质的重量比相对于第一氧化物层的总重量可为约6wt.％～约10wt.％，包含于第二氧化物层中杂质的重量比相对于第二氧化物层的总重量可为约1wt.％～约5wt.％。在某些实施方案中，杂质包括磷(P)。

第一和第二氧化物层中的每一个均可包括磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG)，第三氧化物层包括等离子体增强的原硅酸四乙酯(PETEOS)。

蚀刻停止图案可包括氮化物层，第一和第二开口通过相同的光掩模形成。在某些实施方案中，第二开口通过干蚀刻工艺形成，和使用湿蚀刻工艺增大第二开口。第二开口可使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液增大。

第二开口可包括用于形成存储节点的存储节点孔，或用于形成接触塞的接触孔。