[发明专利]功率MOS晶体管器件及包括其的开关装置

说明书

技术领域

本发明涉及晶体管功率开关器件。

背景技术

美国专利申请公开US 2006-0145252描述了一种包括垂直绝缘栅极MOSFET阵列的晶体管功率开关器件。其晶体管功率开关器件的操作特性在导通电阻和关态(stand-off)电压方面基本上是非常令人满意的。然而，如同其他晶体管功率开关器件，在某些环境中其遭受雪崩击穿。

雪崩击穿是在绝缘和半导体材料中都可以发生的现象。它是一种形式的电流倍增，其可允许非常大的电流在那些在其他情况下是良好绝缘体的材料内流动，当材料中的电场大地足以将自由电子加速到在它们撞击材料中的原子时能够碰撞其他电子使其成为自由电子的点：因此自由电子的数目随着新生成的粒子成为该过程的一部分而迅速增加。由于关联电场可以感生电流倍增并且引起过度(如果没有限制)的电流流动以及器件的破坏，因此该现象可以提出操作电压的上限。

晶体管功率开关的雪崩击穿易于由非箝位电感开关(UIS)引起。诸如金属-氧化物-硅场效应晶体管(MOSFET)的功率晶体管固有地具有极快的开关速度。快的开关速度可以导致不常在较慢的开关电路中遇到的器件应力。实际上，开关速度可以很快，使得在器件关断时，电路中的小寄生电感可以引起明显的过压瞬态。如果得到的电压瞬态足够大，则可以迫使开关晶体管进入雪崩，诸如MOSFET的情况下的漏极-源极雪崩。可以要求晶体管无故障地承受许大量重复的雪崩击穿发生。

美国专利申请公开20070176231描述了一种MOSFET晶体管功率开关器件，其中，一些晶体管单元具有不同的台面(槽栅极之间的区)尺寸。在较大的晶体管单元中利用重体蚀刻来减少闩住基极电阻(pinched-base resistance)。该蚀刻移除台面区中的硅，其随后被替换为较低阻抗的铝。没有接收该蚀刻的许多较小的晶体管单元用于增加器件电流容量。通过确保较大的较低闩住基极单元具有较低的BVDSS击穿电压来将雪崩电流引导至这些单元，给出了对较小单元的雪崩保护的措施。

发明内容

本发明提供了如所附权利要求中描述的晶体管功率开关器件和功率开关装置。

通过参考下面描述的实施例，本发明的这些和其他方面将是明显的并且得到阐明。

附图说明

将参考附图仅通过示例的方式描述本发明的另外的细节、方面和实施例。附图中的元件是为了简单和清楚而图示，并且不一定依比例绘制。

图1示出了美国专利申请第10/518158的公知晶体管功率开关器件的一部分的俯视图，

图2示出了沿图1的线A-A′取的图1的器件的截面，

图3示出了沿图1的线B-B′取的图1的器件的截面，

图4示出了不具有本发明的雪崩二极管保护的晶体管功率开关器件的示例的一部分的俯视图，

图5示出了沿图4的线A-A′取的图4的示例的截面，

图6示出了沿图4的线B-B′取的图4的示例的截面，

图7示出了通过示例的方式给出的具有雪崩二极管保护的根据本发明的实施例的晶体管功率开关器件的示例的一部分的俯视图，

图8示出了沿图7的线A-A′取的图7的示例的截面，

图9示出了沿图7的线B-B′取的图7的示例的截面，

图10示出了图7的器件的示意性等效电路图，

图11示出了图7的器件的示例的较大部分的俯视图，

图12示出了与图11类似的图7的示例的一部分的俯视图，其示出了本发明的实施例的一个示例中的引脚线的配置，

图13示出了与图12相似的图7的示例的部分的俯视图，示出了本发明的实施例的一个示例中的引脚线的配置，

图14示出了曲线图，该曲线图示出了与图4中示出的类型的器件相比，图7中示出的类型的器件对重复的非箝位电感性开关电流脉冲的鲁棒性，以及

图15示出了将图7的器件应用于功率开关装置中的示例的示意图。

具体实施方式

现将描述本发明的细节，其包括本发明的示例性方面和实施例。参考附图和下面的描述，相同的附图标记用于标示相同或功能类似的元件，并且旨在以高度简化的示图方式图示示例性实施例的主要特征。而且，附图并非旨在描绘实际实施例的每个特征，也不旨在描绘所描绘的元件的相对尺寸，并且并不依比例绘制。