[发明专利]具有高可靠性的非易失存储器

说明书

相关申请

本发明涉及并且要求A.Peter Cosmin、Sorin S.Georgescu、 George Smarandoiu和Adrian M.Tache于2007年5月25日提交的 序列号为No.60/940,376的美国临时专利申请的优先权。

技术领域

本发明涉及在重复写操作方面表现出高可靠性和持久性的非易 失存储器。

背景技术

图1是示出了传统非易失存储器阵列的一部分10的电路图，其 中该部分10存储8位字节。非易失存储器阵列部分10包括非易失存 储器单元100-107、位线130-137、字节选择晶体管140、字线150 和公共源线160。非易失存储器单元100-107包括n沟道存取晶体管 110-117和n沟道非易失存储器晶体管120-127。非易失存储器晶 体管120-127中的每一个包括用于以本领域的普通技术人员公知的 方式存储电荷的浮置栅极。如此处所述，当非易失存储器晶体管的浮 置栅极存储大量负电荷时，非易失存储器晶体管被称为处于擦除状 态。相反，当非易失存储器晶体管的浮置栅极存储中性或正电荷时， 非易失存储器晶体管被称为处于编程状态。处于擦除状态的非易失存 储器晶体管具有比处于编程状态的非易失存储器晶体管高的阈值电 压。应当理解，在其它实施例中可以颠倒对擦除状态和编程状态的约 定。

存取晶体管110-117的漏极分别耦接到位线130-137。存取晶 体管110-117的源极分别耦接到非易失存储器晶体管120-127的漏 极。字线150耦接到存取晶体管110-117的栅极，并且还耦接到字 节选择晶体管140的栅极。非易失存储器晶体管120-127的源极连 接到公共源线160。位线130-137上的位线信号被分别标记为b0- b7。字节选择信号BSEL被施加到字节选择晶体管140的源极。字线 信号(WL)和公共源信号(CS)分别被施加到字线150和公共源线 160。

使用两阶段处理将8位数据字节写到非易失存储器单元100- 107，该两阶段处理包括擦除阶段和跟在其后的编程阶段。下面描述 这个两阶段处理。

首先，在擦除阶段期间初始擦除所有非易失存储器单元100- 107。如下执行擦除阶段。字节选择信号BSEL和字线信号WL中的 每一个被控制为具有高电压(例如，15伏特)。所有的位线信号b0 -b7被控制为具有低电压(例如，0伏特)。公共源线160保持为浮 置状态。在这些状态下，字节选择晶体管140导通，从而使高电压字 节选择信号BSEL被施加到非易失存储器晶体管120-127的控制栅 极。高电压字线信号WL使得存取晶体管110-117导通，从而使非 易失存储器晶体管120-127的漏极被下拉到低位线电压(例如，0伏 特)。在这些状态下，利用Fowler-Nordheim隧穿可将电子注入非易 失存储器晶体管120-127的浮置栅极。更具体地，电子被注入在擦 除阶段开始时最初不处于擦除状态的非易失存储器晶体管120-127 的浮置栅极。在擦除阶段开始时最初处于擦除状态的非易失存储器晶 体管120-127的浮置栅极保持为擦除状态(由于在先前的操作过程 中，这些浮置栅极先前被注入了电子)。

在擦除阶段的结尾，所有非易失存储器晶体管120-127的浮置 栅极处于擦除状态，其中这些浮置栅极中的每一个存储负电荷，这使 得相关联的非易失存储器晶体管表现出相对高的阈值电压。在这些状 态下，非易失存储器单元100-107中的每一个被称为存储着逻辑“1” 数据位。