[发明专利]包括传送晶体管及垂直读取/写入启用晶体管的无电容器浮体易失性存储器单元及其制造及编程方法

说明书

优先权主张

本申请案主张2007年2月26日申请的标题为“CAPACITOR-LESS VOLATILE MEMORY CELL，DEVICE，SYSTEM AND METHOD OF MAKING SAME(无电容器 易失性存储器单元、装置、系统及其制造方法)”的序列号为11/711,449的美国专利 申请案的申请日期的权益。

技术领域

本发明的各种实施例通常涉及易失性存储器装置的领域，且更明确地说涉及无电 容器存储器单元。

背景技术

广泛利用的DRAM(动态随机存取存储器)制造工艺利用CMOS(互补金属氧化 物半导体)技术来生产DRAM电路，所述DRAM电路包括单位存储器单元(unit memory cell)阵列，每一单位存储器单元包含一个电容器和一个晶体管(例如，场效 应晶体管)。在大多数共用电路设计中，晶体管的一个侧连接到电容器的一个侧，晶 体管的另一侧及晶体管栅极连接到称作数字线和字线的外部电路线，且电容器的另一 侧连接到参考电压。在此类存储器单元中，电信号电荷存储于连接到晶体管的电容器 的存储节点中，所述晶体管使所述电容器的电路线充电及放电。

组件的较高性能、较低成本、增加的小型化及集成电路的较大封装密度正成为计 算机行业的目标。在追求增加的小型化的过程中，已不断重新设计DRAM芯片来实现 更高程度的集成。然而，随着DRAM芯片的尺寸减小，DRAM芯片的每一单位存储 器单元的占用面积必须减小。占用面积的此减小必然导致电容器尺寸的减小，而电容 器尺寸的减小又使得难以确保用于无故障地发射所要信号的所需存储电容。然而，致 密地填装单位存储器单元同时维持所需电容电平的能力导致必须建造较高或较深的电 容器以维持用于充足数据保留的充足电荷存储。因此，较高或较深的电容器导致需要 昂贵工艺且导致增加的缺陷机会的纵横比。

只有形成大纵横比装置(例如电容器)才有的专门制作工艺自身并不适合于与逻 辑装置(例如，控制器或处理器)集成。因此，开发能够高密度制作同时不过度利用 与逻辑装置制作技术不兼容的特殊处理步骤的数据存储单元将是有利的。

发明内容

本发明揭示一种无电容器存储器单元、半导体晶片、存储器装置、电子系统、形 成无电容器存储器单元的工艺、将数据写入到无电容器存储器单元的方法和从无电容 器存储器单元读取数据的方法。

一种无电容器存储器单元包括：有源区域，其由体半导体衬底的部分隔离部分形 成；传送晶体管，其形成于所述有源区域上，所述传送晶体管包含源极区、用于与数 字线耦合的漏极区和用于与字线耦合的栅极；及读取/写入启用晶体管，其包含栅极、 源极区和与所述传送晶体管的所述源极区共同共享的漏极区，所述读取/写入启用晶体 管沿所述有源区域的至少一个垂直侧垂直配置且可在读取逻辑状态期间操作，所述逻 辑状态可存储为所述有源区域的浮体区域中的电荷以产生用于所述传送晶体管的不同 的可确定阈值电压。

一种包含集成电路的半导体晶片，所述集成电路配置为包含存储器阵列的存储器 装置，所述存储器阵列包含多个无电容器存储器单元，其中所述多个无电容器存储器 单元中的每一者包含：有源区域，其由体半导体衬底的部分隔离部分形成；传送晶体 管，其形成于所述有源区域上，所述传送晶体管包含源极区、用于与数字线耦合的漏 极区和用于与字线耦合的栅极；及读取/写入启用晶体管，其包含栅极、源极区和与所 述传送晶体管的所述源极区共同共享的漏极区，所述读取/写入启用晶体管沿所述有源 区域的至少一个垂直侧垂直配置且可在读取逻辑状态期间操作，所述逻辑状态可存储 为所述有源区域的浮体区域中的电荷以产生用于所述传送晶体管的不同的可确定阈值 电压。