[发明专利]存储器系统

说明书

技术领域

本发明涉及一种包括非易失性半导体存储器的存储器系统。

背景技术

作为在计算机系统中使用的外部存储装置，安装有诸如NAND型闪速存储器的非易失性半导体存储器的SSD(固态驱动器)引人注目。与磁盘装置相比，闪速存储器具有诸如速度高和重量轻的优点。

SSD包括：多个闪速存储器芯片；控制器，其响应于来自主机设备的请求而执行对各自的闪速存储器芯片的读/写控制；缓冲存储器，其用于执行在各自的闪速存储器芯片与主机设备之间的数据传送；电源电路；以及与主机设备的连接接口(参见例如专利文件1)。

非易失性半导体存储器的实例包括其中擦除、写入和读出的单位固定的非易失性半导体存储器，例如在存储数据时一次以块为单位擦除数据然后执行写入的非易失性半导体存储器，以及以与NAND型闪速存储器相同的方式以页为单位执行写入和读出的非易失性半导体存储器。

另一方面，这样的单位被称为扇区，该单位用于诸如个人计算机的主机设备，以将数据写入诸如硬盘的次级存储装置以及从中读出数据。扇区独立于半导体存储装置的擦除、写入和读出的单位而设定。

例如，尽管非易失性半导体存储器的块的大小(块大小)为512kB且其页的大小(页大小)为4kB，但主机设备的扇区的大小(扇区大小)被设定为512B。

以此方式，非易失性半导体存储器的擦除、写入和读出的单位可大于主机设备的写入和读出的单位。

因此，当通过使用非易失性半导体存储器来配置个人计算机的次级存储器装置(例如硬盘)时，有必要通过使大小适应于非易失性半导体存储器的块大小和页大小，写入来自作为主机设备的个人计算机的具有小尺寸的数据。

通过诸如个人计算机的主机设备而记录的数据既具有时间局域性，也具有空间局域性(例如，参见非专利文件1)。因此，当记录数据时，如果数据被直接记录在从外部指定的地址中，则重写(即，擦除处理)在时间上集中在特定的区域中，并且擦除次数的偏差增大。因此，在NAND型闪速存储器中，执行用于使数据更新区段均衡分布的被称为磨损均化(wear leveling)的处理。

在磨损均化处理中，例如，由主机设备指定的逻辑地址被转译为其中数据更新区段均衡地分布的非易失性半导体存储器的物理地址。

已公开了这样一种SSD，其被配置为在闪速存储器和主机设备之间插入高速缓冲存储器且减少在闪速存储器中的写入次数(擦除次数)(例如，参见专利文件2)。在具有高速缓冲存储器的这种配置的情况下，当从主机设备发出写入请求而高速缓冲存储器已满时，执行用于将高速缓冲存储器中的数据清理(flush)到闪速存储器的处理。

[专利文件1]日本专利No.3688835

[专利文件2]PCT专利申请No.2007-528079的公开的日文译文

[专利文件3]日本专利申请公开No.2005-222550

[非专利文件1]David A.Patterson以及John L.Hennessy，“Computer Organization and Design：The Hardware/Software Interface”，Morgan Kaufmann Pub，2004/8/31

本发明提供一种可在规定的时间内向主机设备返回命令处理响应的存储器系统。

发明内容

一种存储器系统，包括：

用于写入的作为高速缓冲存储器的第一存储区，其包括非易失性半导体存储元件，由主机设备以第一单位从该非易失性半导体存储元件读出数据和向该非易失性半导体存储元件写入数据；

第二存储区，其包括非易失性半导体存储元件，以第二单位从该非易失性半导体存储元件读出数据和向该非易失性半导体存储元件写入数据，并且在该非易失性半导体存储元件中，以第三单位擦除数据，所述第三单位为所述第二单位的两倍或更大的自然数倍；

第三存储区，其包括非易失性半导体存储元件，以第四单位从该非易失性半导体存储元件读出数据和向该非易失性半导体存储元件写入数据，所述第四单位通过将所述第三单位除以二或更大的自然数而获得，并且在该非易失性半导体存储元件中，以所述第三单位擦除数据；

第一输入缓冲器，其包括非易失性半导体存储元件，以所述第二单位从该非易失性半导体存储元件读出数据和向该非易失性半导体存储元件写入数据，并且在该非易失性半导体存储元件中，以所述第三单位擦除数据，所述第一输入缓冲器用作为用于所述第二存储区的输入缓冲器；