[发明专利]镀柱封装形成无效
| 申请号: | 200880005012.6 | 申请日: | 2008-02-14 |
| 公开(公告)号: | CN101715606A | 公开(公告)日: | 2010-05-26 |
| 发明(设计)人: | 约翰·特雷扎 | 申请(专利权)人: | 丘费尔资产股份有限公司 |
| 主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/498 |
| 代理公司: | 上海市华诚律师事务所 31210 | 代理人: | 傅强国 |
| 地址: | 美国特*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 封装 形成 | ||
技术领域
本发明涉及电连接,并且更具体的,涉及为这种电连接形成封装的方法。
背景技术
通过引用结合在此的顺序号为11/329,481,11/329,506,11/329,539,11/329,540,11/329,556,11/329,557,11/329,558,11/329,574,11/329,575,11/329,576,11/329,873,11/329,874,11/329,875,11/329,883,11/329,885,11/329,886,11/329,887,11/329,952,11/329,953,11/329,955,11/330,011和11/422,551的美国专利申请描述了各种用于在半导体片中形成小的、深的通孔,以及为半导体片形成电触点的技术。我们的技术考虑到预先无法实现的、并且能够在芯片、小片或晶片规模上施行的通孔密度和位置。然而,如果这些技术被用于形成高密度的相互连接,则当前没有能够与它们一起使用的“现成产品”或市场上可买到的低成本的封装。
所以,当前需要能够与这种高密度的相互连接一起使用的低成本的封装。
发明内容
我们已经设计一种方法来生成一种能够和芯片或小片一起使用的低成本的封装,该芯片或小片包含诸如在以上结合的申请中描述的密集封装的小通孔。我们的方法考虑到在大约25μm或更少以及在很多情况下10μm或更少的极小的间距上的封装连接的低成本、精确的形成。此外,相同的方法能够和不同的材料一起被应用,从而允许封装依据例如热膨胀、强度、弯度/刚性以适合于特别的应用,或适合于特别的需要或期望的厚度。
我们的方法的一个方面包括:从位于衬底上的籽晶层向上镀导电材料的柱,用充填材料包围所述柱,以使柱和充填材料共同限定第一封装,和从所述第一封装去除所述衬底。
我们的方法的另一个方面包括:用于形成封装的方法。该方法包括:在带有籽晶层的衬底上涂布光刻胶,在相互连接被定位的位置处,在光刻胶中限定开口,开口在该位置处向下延伸到籽晶层并使籽晶层露出,镀该露出的籽晶层直到已经堆积期望高度的镀金属,去除该光刻胶而在原位留下堆积的镀金属,涂布充填材料到通过光刻胶的去除而生成的体积中,和去除该衬底。
在此描述的优点和特征是可从典型的实施例得到的许多优点和特征中的一些优点和特征,并且仅仅用于帮助理解本发明。应该理解的是,它们不被认为是对权利要求所限定的本发明的限制,或对权利要求的等同物的限制。例如,一些优点是相互对立的,因为他们不能同时地存在于一个实施例中。同样的,一些优点适用于本发明的一个方面并且不适用于其它方面。因而,特征和优点的这个归纳在决定等效性中应该不被认为是决定性的。从附图和权利要求,在下文中的描述中,本发明附加的特点和优点将变得明显。
附图说明
图1以简化形式图解了将用作用于此处描述的处理的基底的衬底100的一部分;
图2以简化形式图解了在籽晶层已经通过金属化被沉积之后的衬底100的一部分;
图3以简化形式图解了图2的衬底的一部分,其中光刻胶已经被涂布和被图案化以生成向下到籽晶层的开口;
图4以简化形式图解了在镀完成之后的衬底的一部分;
图5以简化形式图解了在去除光刻胶之后的衬底的一部分;
图6以简化形式图解了在封装材料被完全地硬化之后的衬底的一部分;
图7以简化形式图解了去除衬底和籽晶层之后的封装;
图8以简化形式图解了包含图7的横截面的封装的一部分的下面;
图9到图16以简化形式共同图解了形成镀柱封装的直接方法的更完善的变形例;
图17以简化形式图解了作为用于图2到图7的基本方法的衬底,通过使用图10到图15的变形例生成的封装变形例;和
图18以简化形式图解了通过使用图10到图15的变形例生成的封装变形例,从而生成第一封装,然后使用那个封装作为相同的变形例方法中的衬底。
具体实施方式
一般而言,我们的方法在使用光刻法和镀技术的晶片或其它合适的衬底上建立一系列相互连接。因而,我们能够在极紧密的间距上形成小的相互连接,因为这样做的能力仅仅由照相平版印刷地定义相互连接的能力和镀它们到期望高度的能力所限制。此外,使用此处的方法形成的封装能够具有大范围的厚度,从薄至大约10μm延伸到甚至1000μm或更多(注意,贯穿本说明书的测量不是意指精确的,而应该被认为是在适用于特别的应用的测量或制造中加上或减去容许量)。
图1到图8以简化形式共同图解了形成镀柱封装的直接方法的基本方案。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于丘费尔资产股份有限公司,未经丘费尔资产股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880005012.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基于多块电路板间大电流传输的连接器
- 下一篇:一种超低寄生ESD保护器件
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





