[发明专利]一种低压可擦写的纳米晶存储电容结构及其制备方法

说明书

技术领域

本发明属于半导体集成电路制造领域，具体涉及一种快闪存储器的电容结构和制备方法，尤其是一种低压可擦写的纳米晶存储电容结构及其制备方法。

技术背景

随着半导体工艺技术的不断发展，非挥发性快闪存储器集成密度越来越高，存储单元尺寸随之减小，在65nm技术节点之后传统的多晶硅浮栅结构出现了一系列的问题，极大地影响了器件存储的性能，诸如擦写速度慢，工作电压高等[1]。基于非连续电荷俘获机理，如纳米晶存储器等的新一代非挥发性存储器最近引起了广泛关注，有望实现良好的存储功能，具有更好的数据保持特性，更小的操作电压和更快的擦写速度[2-4]。目前，用于快闪存储器的纳米晶主要有半导体和金属两大类，还有少量金属氧化物类纳米晶的报道。与半导体纳米晶相比，金属纳米晶有几个主要的优点，比如：较大的金属功函数选择范围，不存在多维载流子限制效应，而且在费米能级附近有较高的态密度，因此不易受污染以及纳米晶/介质界面处陷阱的影响，可以提供更均匀的器件特性等[4]。

另外，快闪存储器的擦写速度和记忆保持时间之间存在相互折中的问题，即为了达到更长的保持时间就必须有较厚的隧穿层，但是这样又会减慢擦写速度。为了解决这个问题，业界已采取了许多新的方法，最近，一种用叠加的几层绝缘介质来作为隧穿层的新结构引起了广泛关注，由于叠层各单层有不同的禁带宽度和介电常数，故穿过叠层的电场重新分布，这样可以使得在擦写时电荷更容易隧穿至纳米晶或隧穿回衬底，但同时又不会影响存储时间[5]。所以，叠层的隧穿层会对电容存储特性有很大改进，有很大的应用前景。其中，参考文献：

[1]J.D.Blauwe，IEEE Trans.Nanotechnology1，1(2002).

[2]J.J.Lee，and D.L.Kwong，IEEE Trans.Electron Devices 52，507(2005).

[3]H.L.Hanafi，S.Tiwari，and I.Khan，IEEE Trans.Electron Devices 43，1553(1996).

[4]Z.Liu，C.Lee，V.Narayanan，G.Pei，and E.C.Kan，IEEE Trans.Electron Devices 49，1606(2002).

[5]B.Govoreanu，P.B lomme，M.Rosmeulen，and J.V.Houdt，IEEEElectron Device Lett.24，99(2003).

发明内容

本发明的目的是提供一种数据保持特性好、操作电压低、擦写速度快的低压可擦写的纳米晶存储电容结构。

本发明的再一目的是提供上述产品的制备方法。

本发明提出的一种低压可擦写的纳米晶存储电容，以P型单晶硅片为衬底层，其上依序有：

1)用原子层淀积的方法生长的Al₂O₃/HfO₂/Al₂O₃纳米叠层薄膜作为电荷隧穿层；

2)1—6纳米厚的钴纳米晶层，作为电荷存储中心；

3)原子层淀积20—50纳米厚的HfO₂薄膜作为阻挡层，具体厚度为20—50纳米之间任意自然数；

4)上电极层；

其中，Al₂O₃单层的厚度为1—4纳米，包括1纳米、2纳米、3纳米、4纳米；HfO₂的单层厚度也为1—4纳米，包括1纳米、2纳米、3纳米、4纳米。

淀积100—300纳米的氮化钽或铝作为上电极材料，并经过光刻和刻蚀形成栅极图形，如图1本发明纳米晶存储电容结构示意图。

本发明中电荷隧穿层Al₂O₃/HfO₂/Al₂O₃是在原子层淀积系统中交替生长完成，中间不需要暴露到大气环境中，而单层Al2O₃和HfO₂薄膜的厚度是通过控制原子层淀积的反应循环次数来实现。

所述的P型单晶硅片采用(100)晶向的P型单晶硅片，硅片的电阻率为8—12欧姆·厘米。