[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明整体涉及制造半导体器件的方法，更具体地说，涉及使 用绝缘体上硅(Silicon-on-insulator，SOI)基板形成用于高集成度半 导体器件中的浮体晶体管的方法。

背景技术

在包括多个半导体器件的系统中，半导体存储装置构造成存储 在半导体存储装置中产生或处理过的数据。举例而言，如果接收到来 自诸如中央处理单元(CPU)等数据处理器的请求，则半导体存储装 置根据与请求一起传送的地址，将数据从半导体存储装置的单位晶胞 (unit cell)输出至数据处理器、或将数据处理器所处理的数据存储 到单位晶胞中。

近年来，半导体存储装置的数据存储容量已经增加，但是半导 体存储装置的尺寸并没有成比例地增加。因此，半导体存储装置所包 括的多个单位晶胞中的每一者的尺寸逐渐减小，并且用于执行读出或 写入操作的各种部件和元件的尺寸也减小。因此，将半导体存储装置 中的不必要地重复的部件和元件，例如晶体管或导线等进行组合或合 并以减小各个部件所占的面积。具体地说，因为单位晶胞在半导体存 储装置中占用最大的面积之一，因此减小半导体存储装置所包括的单 位晶胞的尺寸会对集成度的改善产生影响。

半导体存储装置的一个实例为动态随机存取存储(DRAM)器 件，这是一种构造为在提供电源时保存数据的易失性存储器件。单位 晶胞包括晶体管和电容器。在具有电容器的单位晶胞中，在将数据“1” 传送至电容器之后，由于在存储节点的接面(junction)处产生的漏 电流以及电容器的电荷随着时间而流失这一自然特性，因此暂时存储 在存储节点中的电荷消散，即电荷量降低。因此，需要周期性地对单 位晶胞执行刷新操作，从而使得DRAM的数据不被破坏。

为了防止电荷减少，已经提出多种方法来增加单位晶胞所包括 的电容器的电容量(Cs)，从而可以将更多电荷存储在存储节点中。 例如，使用具有更大介电常数的先进的绝缘膜(例如，硝化(nitrified) 氧化物膜和高介电膜)来取代电容器的先前使用的绝缘膜，例如氧化 物膜等。此外，将具有二维结构的电容器改变为具有三维圆柱体结构 或沟槽结构，从而增加电容器的两个电极的表面。

随着设计规则减小，可以形成电容器的平面区域减小，并且难 以开发出用于构成电容器中的绝缘膜的材料。因此，单位晶胞内的存 储节点(SN)的结电阻值以及晶体管的导通电阻值变大，使得执行 正常的读出或写入操作变得困难，并且使得刷新特性变差。

为了改善上述缺点，使单位晶胞包括具有浮体的晶体管。也就 是说，半导体存储装置的单位晶胞不包括用于存储数据的电容器，而 是将数据存储在单位晶胞所包括的晶体管的浮体内。为了在浮体中存 储数据，将供应至字线(word line)的电压电平减小，减小量为施加 至与晶体管的一个有源区连接的位线上的电压电平的1/2或1/3，从 而产生热载流子。当传送数据“1”时，在位线BL的接面区域中产 生大量的热载流子。然后电子滑进位线BL中，而空穴则保留在浮体 FB内。当传送数据“0”时，未在接面区域中产生热载流子，并且在 浮体FB内未保留空穴。保持在浮体内的空穴降低了单位晶胞的晶体 管的临界电压；从而增加了流经该晶体管的电流量。也就是说，在将 空穴存储在晶体管的浮体中时流动的电流量大于不存储空穴时流动 的电流量。因此，可以辨别出将数据“1”还是“0”存储在单位晶胞 中。

包括浮体晶体管的半导体存储装置不包括电容器，从而改善了 集成度。然而，由于在源极线接面处或位线接面处产生漏电流，因而 难以防止晶体管的浮体所存储的空穴量减少。一般而言，晶体管的连 接至位线或源极线的有源区包含高浓度的杂质以降低与金属层的接 面所产生的电阻。然而，如果晶体管的有源区(例如源极或漏极区域) 包含高浓度的杂质，则有源区与浮体之间的漏电流量可能会增加。因 此，存储在浮体中的空穴量随着时间而消散。此外，由于漏电流量随 着温度的升高而成比例地增加，因此存储在单位晶胞的晶体管中的数 据在高温下容易被删除(丧失)。

图1a至图1e为示出制造普通半导体存储装置中的浮体晶体管 的方法的剖视图。