[发明专利]时脉产生器以及相关的时脉产生方法无效
申请号: | 200810176330.0 | 申请日: | 2008-11-14 |
公开(公告)号: | CN101436857A | 公开(公告)日: | 2009-05-20 |
发明(设计)人: | 陈柏均;陈尚斌;汪炳颖 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H03L7/06 | 分类号: | H03L7/06;H03L7/18 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 任默闻 |
地址: | 台湾省新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 产生器 以及 相关 产生 方法 | ||
技术领域
本发明是关于时脉产生器以及时脉的产生方法。
背景技术
传统的电磁干扰(electronic magnetic interference;EMI)预防措施包括电磁干扰滤波器、陶铁磁珠(ferrite beads)、控流线圈(choke)、增加电源层与接电层至电路板中、金属屏蔽、特殊涂层以及射频衬垫(RF gasket)...等等。然而,电磁干扰的主要来源是为系统时脉,例如来自于频率时脉产生器、晶体振荡器、压控振荡器以及锁相回路。降低整个系统的电磁干扰的一个有效方法为使用低电磁干扰展频时脉荡器。使用低电磁干扰展频时脉荡器的优点在于符合规范测试、上市时间过程很短(short time-to-market)以及成本降低。
发明内容
本发明是提供一种时脉产生器,包括一锁相回路产生一输出时脉;一延迟线路,耦接于锁相回路的一输入端;以及一调变单元,对一具有固定准位的输入信号进行积分,以产生一调变信号控制延迟线路,藉以调变锁相回路的一第一输入时脉的相位,使得输出时脉的频率是锁定在一期望频率。
本发明亦提供一种时脉产生器,包括一锁相回路,根据一第一输入时脉以及一第二输入时脉,产生一输出时脉;一除频器,根据一第一控制信号,对输出时脉进行除频,以产生一已除频输出时脉;以及一延迟线路,根据一第二控制信号,调变第一输入时脉与第二输入时脉中的一者的相位,其中延迟线路与除频器受控制来根据第一控制信号与第二控制信号,通过一分数除法因数(fractional division factor)对输出时脉进行除频。
本发明亦提供一种时脉产生器,包括一调变单元,积分具有固定准位的输入信号,以产生第一控制信号以及第二控制信号;一锁相回路,根据一第一输入时脉以及一第二输入时脉,产生一输出时脉。一除频器根据第一控制信号对输出时脉进行除频,以产生一已除频输出时脉;以及一延迟线路,根据第二控制信号,调变已除频输出时脉的相位,来输出已调变且已除频输出时脉,供作第二输入时脉,使得输出时脉的频率锁定在一期望频率。根据第一控制信号与第二控制信号,延迟线路与除频器受控制以通过一分数除法因数对输出时脉进行除频。
本发明亦提供一种时脉产生器,包括一调变单元,积分一具有固定准位的输入信号,以便产生第一控制信号以及第二控制信号;一锁相回路产生一输出时脉;一延迟线路,根据第二控制信号,调变锁相回路的一第一输入时脉的相位,以输出已调变时脉。一除频器,根据第一控制信号,对输出时脉进行除频,以产生一第二输入时脉,使得锁相回路根据已调变的时脉与第二输入时脉产生输出时脉,并且输出时脉的频率锁定在一期望频率。延迟线路与除频器是根据第一控制信号与第二控制信号受控制,以通过一分数除法因数对输出时脉进行除频。
本发明亦提供一种时脉产生方法,包括提供一调变信号;根据调变信号,对一锁相回路的一输出时脉进行除频。根据调变信号,调变锁相回路的一第一输入时脉的相位或调变已除频输出时脉的相位,使得输出时脉是被一分数除法因数所除频,其中当第一输入时脉的相位被调变时,已除频输出时脉作为锁相回路的一第二输入时脉,而当已除频输出时脉的相位被调变时,已调变且已除频的输出时脉作为锁相回路的一第二输入时脉。
本发明亦提供一种时脉产生方法,包括积分一具有固定准位的输入信号,以产生一调变信号;根据调变信号,对一锁相回路的一输出时脉进行除频。根据调变信号,调变锁相回路的一第一输入时脉的相位或已除频输出时脉的相位,使得输出时脉锁定在一期望频率。
附图说明
图1是显示一展频时脉产生器的一实施例。
图2A是显示一展频时脉产生器的另一实施例。
图2B是显示一延迟线路的一实施例。
图2C是为图2A所示的展频时脉产生器的一波形示意图。
图3A是显示一展频时脉产生器的另一实施例。
图3B是为图3A所示的展频时脉产生器的一波形示意图。
图4是显示一展频时脉信号的产生方法的一流程示意图。
图5是显示一时脉产生器的一实施例。
图6是为图5所示的时脉产生器的一波形示意图。
图7是显示时脉产生器的另一实施例。
图8是显示一时脉产生方法的一流程示意图。
附图标号:
10、10”:锁相回路; 20、20”:延迟线路;
30、30”:调变单元; 32:三角波产生器;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810176330.0/2.html,转载请声明来源钻瓜专利网。