[发明专利]电路板细线路的制造方法

说明书

技术领域

本发明涉及一种电路板的制造方法，尤其涉及一种电路板细线路的制造方法。

背景技术

信息电子科技随着通信产业的快速发展，在90年代以后不断的朝向消费性电子产品(Computer、Communication、Consumer Electronics，3C)的整合目标前进，个人化的电子产品不断的推陈出新，强调可携性及便利性的多媒体高品质的信息通信工具，因此带动了半导体产业，尤其是半导体封装类型的改变，这些市场需求直接促成了信息电子的数字化，使半导体封装自然走向多脚化(Multipin)发展与研发。上述演进对于印刷电路板(Printing CircuitBoard，PCB)本身来说，所代表的意义就是线路密度的快速提升与板面空间的急速压缩，因此，高密度化设计的印刷电路板(High Density Interconnection，HDI)工艺技术顺应而生，其中高密度化的需求有下列四点：1.压缩电路板线路尺寸；2.缩小孔径与制作盲孔(Bland Via)、或埋孔(Buried Via)；3.缩小线路公差；4.减少介电层的厚度。

如，请参照图1A到图1F所示出公知电路板细线路的制造方法的工艺剖面示意图，首先提供一基板100，该基板100的顶面形成一第一导电层110，该基板100的底面形成一第二导电层120，接着以曝光显影(Lithography)于该第一导电层110而形成一图形化的第一导电层110a，该图形化的第一导电层110a具有一第一导电层开口112，在该第一导电层开口112处以激光钻孔(Laser Drill)于该基板100而形成一盲孔102，接着在该盲孔102内去除胶渣(Desmear)，然后形成一化铜层130，该化铜层130覆盖于该盲孔102、该图形化的第一导电层110a、该第二导电层120、及该基板100，接着在该化铜层130表面上曝光显影以形成多个光致抗蚀剂单体140，所述多个光致抗蚀剂单体140用以限制电镀区域，接着以半加成方法(Semi Additive Process，SAP)的电镀形成一导电盲孔152，及多个细线路154。

另，上述公知电路板细线路的制造方法可利用减成方法(SustractiveProcess，SP)，用以形成二阶的盲孔，得以制作多个细线路。

上述公知电路板细线路的制造方法使用半加成方法、或减成方法形成二阶的盲孔，制作所述多个细线路，无法达到电路板细线路的要求。

因此，本发明人有感上述缺点的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合学理的运用，而提出一种设计合理且有效改善上述缺点的本发明。

发明内容

因此本发明的目的，在于提供一种电路板细线路的制造方法，达到制作细线路的目的。

根据本发明的上述目的，本发明提出一种电路板细线路的制造方法，包括下列步骤：提供一基板，该基板的顶面具有一第一导电层，该基板的底面具有一第二导电层；图形化该第一导电层，以形成一图形化的第一导电层，所述图形化的第一导电层具有至少一第一导电层开口；在所述至少一第一导电层开口处进行激光钻孔并穿透该基板，进而形成至少一盲孔及一图形化的基板；去除该图形化的第一导电层，并图形化该第二导电层以形成至少一导电垫于该盲孔下方；以化铜工艺形成一化铜层，该化铜层覆盖于该图形化的基板的表面、及该盲孔；在该化铜层的表面形成图形化光致抗蚀剂层；进行电镀以形成一图形化的第三导电层，部分的该图形化的第三导电层覆盖于该化铜层，用以形成多个细线路；以及去除该该基板上的光致抗蚀剂层。

本发明提出另一种电路板细线路的制造方法，包括下列步骤：提供一基板，该基板的顶面具有一第一导电层，该基板的底面具有一第二导电层；图形化该第一导电层，以形成一图形化的第一导电层，所述图形化的第一导电层具有至少一第一导电层开口；在所述至少一第一导电层开口处进行激光钻孔并穿透该基板，进而形成至少一盲孔；去除该图形化的第一导电层，并图形化该第二导电层以形成至少一导电垫于该盲孔下方；以化铜工艺形成一化铜层，该化铜层覆盖于该图形化的基板、及该盲孔；形成一光致抗蚀剂层于该基板表面，其中将该基板顶面的光致抗蚀剂层图形化；进行电镀以形成一图形化的第三导电层于该基板顶面，部分的该图形化的第三导电层覆盖于该化铜层，用以形成多个细线路；以及去除该该基板上的光致抗蚀剂层。

本发明具有以下有益效果：

(一)利用图形化该第三导电层用以形成该图形化的第三导电层，该图形化的第三导电层可制作导电盲孔、细线路、及导电垫。