[发明专利]具有浮体晶体管的半导体器件及其制造方法无效
| 申请号: | 200810149317.6 | 申请日: | 2008-09-17 |
| 公开(公告)号: | CN101533777A | 公开(公告)日: | 2009-09-16 |
| 发明(设计)人: | 郑璲钰 | 申请(专利权)人: | 海力士半导体有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/84;H01L29/78;H01L27/12 |
| 代理公司: | 北京天昊联合知识产权代理有限公司 | 代理人: | 顾红霞;何胜勇 |
| 地址: | 韩国*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 晶体管 半导体器件 及其 制造 方法 | ||
1.一种制造半导体器件的方法,所述方法包括:
蚀刻源极/漏极区域的绝缘体上硅(SOI)基板,以露出BOX区域;
使已蚀刻的基板的侧壁生长;以及
在已生长的侧壁之间填充连接插塞多晶硅。
2.根据权利要求1所述的方法,还包括:
在低温下对所述连接插塞多晶硅实施退火。
3.根据权利要求1所述的方法,其中,
使基板生长的步骤通过未掺杂选择性外延生长工序来实施。
4.根据权利要求3所述的方法,其中,
所述选择性外延生长工序中的气体源的浓度在0至1×1021个离子/立方厘米的范围内。
5.根据权利要求1所述的方法,其中,
所述连接插塞多晶硅的浓度在1×1018个离子/立方厘米至5×1020个离子/立方厘米的范围内。
6.一种制造半导体器件的方法,所述方法包括:
在SOI基板上形成栅电极;
在所述栅电极的侧壁上形成间隔物;
蚀刻由所述间隔物露出的栅电极之间的基板,以露出BOX区域;
使已蚀刻的基板的侧壁生长;以及
在已生长的侧壁之间填充连接插塞多晶硅。
7.根据权利要求6所述的方法,还包括:
在低温下对所述连接插塞多晶硅实施退火。
8.根据权利要求6所述的方法,其中,形成间隔物的步骤包括:
在所述栅电极上形成氮化物膜;
在所述氮化物膜上形成氧化物膜;以及
利用所述氧化物膜作为阻挡体来对所述氧化物膜和所述氮化物膜实施间隔物蚀刻。
9.根据权利要求6所述的方法,其中,
使所述基板的侧壁生长的步骤通过未掺杂选择性外延生长工序来实施。
10.根据权利要求9所述的方法,其中,
在所述选择性外延生长工序中的气体源的浓度在0至1×1021个离子/立方厘米的范围内。
11.根据权利要求6所述的方法,其中,
所述连接插塞多晶硅的浓度在1×1018个离子/立方厘米至5×1020个离子/立方厘米的范围内。
12.一种半导体器件,包括:
栅电极,其在SOI基板上形成;以及
源极/漏极区域,其在露出BOX区域的SOI基板沟槽中填充有连接插塞多晶硅。
13.根据权利要求12所述的半导体器件,其中,
介于所述SOI基板沟槽的沟槽侧壁之间的距离小于相邻栅电极之间的距离。
14.根据权利要求13所述的半导体器件,其中,
在所述沟槽侧壁上实施未掺杂选择性外延生长工序。
15.根据权利要求12所述的半导体器件,其中,
在低温下对所述源极/漏极区域中的连接插塞多晶硅实施退火。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810149317.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





