[发明专利]非易失性闪速存储单元、阵列及其制造方法

说明书

技术领域

本发明涉及一种具有选择栅、浮栅、控制栅以及擦除栅的非易 失性闪速存储单元，其中所述擦除栅具有与浮栅呈一定尺寸比例的突出部 分。本发明还涉及该闪速存储单元的阵列，以及该单元和阵列的制造方法。

背景技术

具有选择栅、浮栅、控制栅以及擦除栅的分裂栅非易失性闪速 存储单元在本领域中是公知的，例如参见美国专利6,747,310。本领域中还 公知的是在浮栅上具有突出部分的擦除栅，例如参见美国专利5,242,848。 通过全部引用而将上述两个在先公开包含于此。

迄今为止，在现有技术中并未教导或公开过擦除栅的相对浮栅 的突出部分能够在一定限度内提高擦除效率。

因此，本发明的目的之一是通过擦除栅和浮栅之间的某种尺寸 关系来提高这种存储单元的擦除效率。

发明内容

在本发明中，分裂栅非易失性存储单元被制造在第一导电类型的 单晶的衬底中。所述存储单元具有第二导电类型的第一区域、第二导电类 型的第二区域、以及在所述衬底中所述第一区域和所述第二区域之间的沟 道区。所述存储单元具有与所述沟道区的第一部分绝缘且相间隔的选择 栅。所述存储单元还具有与所述沟道区的第二部分绝缘且相间隔的浮栅。 所述浮栅具有最接近于所述选择栅的第一末端，以及最远离于所述选择栅 的第二末端。与所述衬底绝缘且相隔离的擦除栅，其最接近于所述浮栅的 第二末端。在所述浮栅的第二末端处的尖端和所述擦除栅之间的隧穿势 垒，在擦除操作期间发生穿过该擦除栅的隧穿。与所述浮栅、所述选择栅 以及所述擦除栅绝缘且相间隔的控制栅，其被布置于所述浮栅上方，并在 所述擦除栅和所述选择栅之间。所述擦除栅还具有两个电连接的部分：横 向邻近且绝缘于所述浮栅的第二末端的第一部分，以及叠加在所述浮栅上 方且与之相绝缘的邻近所述控制栅的第二部分。所述擦除栅的第二部分与 所述浮栅相间隔第一距离并且屏蔽所述隧穿势垒不受所述控制栅的影响， 所述第一距离是在与从第一区域指向第二区域的方向相垂直的方向上进 行测量的。所述擦除栅的第二部分具有最接近于所述控制栅的末端，并且 所述擦除栅的第一部分具有最接近于所述浮栅的末端。所述擦除栅的第二 部分以第二距离叠加在所述浮栅上方，所述第二距离是在与第一距离的方 向相垂直的方向上，从最接近于所述控制栅的所述擦除栅的第二部分的末 端到最接近于所述浮栅的所述擦除栅的第一部分的末端进行测量的。最 后，所述第二距离与第一距离的比值在1.0和2.5之间。

本发明还涉及一种制造非易失性存储单元的阵列的方法，包括： 在第一导电类型的衬底中形成多个相互分隔开的第二导电类型的第一区域 和第二区域；在衬底上方在第一区域的相对侧上形成多个堆叠的控制栅和浮 栅对，每一堆叠的对具有位于该衬底上方的浮栅上方的控制栅位置，所述浮 栅和控制栅的每一个具有从第一区域到第二区域的方向上测量的距离，该控 制栅具有小于该浮栅的距离的距离，每一个浮栅最接近于具有没有被所述控 制栅覆盖在上面的暴露部分的第一区域并且具有尖端；在堆叠的控制栅和浮 栅对之间的衬底上的第一区域上方形成擦除栅，所述擦除栅具有两个部分： 在该浮栅的暴露部分之间并且通过隧穿势垒与该浮栅的尖端绝缘的第一部 分，电荷在擦除操作期间隧穿通过该隧穿势垒，并且具有最接近于该浮栅的 第一末端；和电连接到该第一部分的第二部分，所述第二部分在该浮栅的暴 露部分上方并且通过所述隧穿势垒与该浮栅的尖端绝缘以便屏蔽所述隧穿 势垒不受所述控制栅的影响，其中所述擦除栅的所述第二部分与所述浮栅间 隔有第一距离，该第一距离在垂直于该距离方向的方向上被测量，所述第二 部分具有最接近于该控制栅的第一末端，所述擦除栅的所述第二部分具有第 二距离，该第二距离是在与所述距离方向平行的方向上，从所述擦除栅的第 二部分的第一末端到与所述擦除栅的第一部分的第一末端成直线的垂直线 进行测量的，其中所述第二距离与所述第一距离的比值在1.0和2.5之间； 在所述堆叠的控制栅和浮栅对与所述第二区域之间的衬底上方形成选择栅。