[发明专利]半导体器件及其制造方法

说明书

本申请要求于2007年7月19日提交的韩国专利申请第 10-2007-0072161号的优先权，将其全部内容结合于此作为参考。

技术领域

本发明的具体实施方式涉及半导体器件。更具体地，本发明的 具体实施方式涉及其中编码设计(code design)可以很容易地被改 变的半导体器件，以及用于制造该半导体器件的方法。

背景技术

嵌入式非易失性存储器件是其中非易失性存储器与能够操作 该存储器的逻辑电路集成到单个芯片中的器件。典型地，使用本领 域中已知的基本逻辑制造技术连同各种用于制造非易失性存储器 的技术来制造嵌入式非易失性存储器件。

各种类型的嵌入式非易失性存储器是已知的并可以依赖于终 端应用所期望的技术指标(说明)来选择。类似地，在本领域中已 知各种非易失性存储器设计，而具体设计可以根据存储在存储器中 的编码而改变。

半导体器件(包括用于非易失性存储器中的那些)的制造利用 掩模实施图案图案化工艺，其中掩模图案的宽度可以根据制造的半 导体器件的图案而改变。

例如，当栅极图案形成在半导体器件中时，掩模图案包括复杂 的图案。由于图案的复杂性，当掩模在制造过程中被不适当地排列 (对准)或发生任何振动时，所得到的半导体器件可能具有缺陷或 劣化的可靠性。除了由于图案掩模的复杂性导致在制造过程中产生 的困难外，与形成图案掩模有关的成本也是昂贵的。

非易失性存储器件的设计中的任何变化导致掩模设计中的变 化。这需要一种新的掩模图案，其可能在生产和测试新设计时导致 附加的制造费用，劣化的工艺可靠性以及时间损耗。

发明内容

因此，本发明的具体实施方式涉及半导体器件以及用于制造半 导体器件的方法，该半导体器件充分地避免了相关技术的一个或多 个问题、局限性或缺点。

一个示例性具体实施方式提供了一种半导体器件，使用便宜的 掩模可以很容易的改变该半导体器件的设计。

在以下描述中部分地阐述了本发明的其它优点、目的、和特征， 并且其根据以下检查对于本领域普通技术人员来说将部分地变得 显而易见，或者可以从本发明的实施中而获知。本发明的目的和其 他优点可以通过在书面描述及其权利要求书以及附图中特别指出 的结构而实现和获得。

本发明的一个示例性方面是一种半导体器件，包括：形成在半 导体衬底上的栅极图案，形成在位于栅极图案一侧的半导体衬底中 的第一掺杂区域(impurity-doped region)和形成在位于栅极图案另 一侧的半导体衬底中的第二掺杂区域，部分地覆盖第一掺杂区域或 第二掺杂区域的自对准多晶硅化物(salicide)屏蔽膜图案，形成在 半导体衬底和自对准多晶硅化物屏蔽膜图案上的绝缘膜，该绝缘膜 包括暴露自对准多晶硅化物屏蔽膜图案的第一孔和部分地暴露没 有被自对准多晶硅化物屏蔽膜图案覆盖的第一掺杂区域或第二掺 杂区域的第二孔，以及穿过第一孔与自对准多晶硅化物屏蔽膜图案 接触的第一线。

另一个示例性具体实施方式是一种用于制造具有编码改变的 晶体管的半导体器件的方法，包括：在半导体衬底上形成栅极图案， 在位于栅极图案一侧的半导体衬底中形成第一掺杂区域以及在位 于栅极图案另一侧的半导体衬底中形成第二掺杂区域，在半导体衬 底和栅极图案的整个表面的上方形成自对准多晶硅化物屏蔽膜；在 自对准多晶硅化物屏蔽膜上形成光刻胶图案，使用光刻胶图案作为 掩模来图案化自对准多晶硅化物屏蔽膜以便形成自对准多晶硅化 物屏蔽膜图案，在半导体衬底和自对准多晶硅化物屏蔽膜图案上形 成金属层，对金属层和自对准多晶硅化物屏蔽膜图案进行退火以便 形成自对准多晶硅化物，在形成自对准多晶硅化物之后除去残留的 金属层，在半导体衬底上形成绝缘膜，图案化绝缘膜以形成第一孔 和第二孔，以及形成穿过第一孔与自对准多晶硅化物屏蔽膜图案接 触的第一线以便改变晶体管设计。

可以理解的是，本发明具体实施方式的上述总体描述和以下的 详细描述都是示例性的和说明性的，并且旨在提供对所要求的本发 明的进一步解释。

附图说明

被包含以提供对本发明的进一步理解的附图结合在本申请中 并构成本申请的一部分。附图示出了本发明的具体实施方式并连同 说明书用于阐述本发明的原理。在附图中：

图1A是一种半导体存储器件的电路图；