[发明专利]存储器控制器及其信号同步方法

权利要求书

1.一种存储器控制器，用以控制存储器，其包含：

第一缓冲器，具有输入端，用以接收第一时钟信号，及输出端，用以输 出第二时钟信号至该存储器，其中该第二时钟信号相对于该第一时钟信号是 延迟了预定时间；

第二缓冲器，具有输入端，用以接收该第一时钟信号，及输出端，用以 输出第三时钟信号，其中该第三时钟信号相对于该第一时钟信号是延迟了该 预定时间；以及

计数电路，用以接收该第三时钟信号，并对该第三时钟信号计数至预定 数值，以输出致能信号，用于致能数据闪控信号，

其中所述存储器使用该第二时钟信号，通过该数据闪控信号来从存储器 读取或向存储器写入数据。

2.根据权利要求1所述的存储器控制器，还包含第一输入/输出区域与 第二输入/输出区域，其中该第一缓冲器是设于该第一输入/输出区域上，及 该第二缓冲器是设于该第二输入/输出区域上。

3.根据权利要求2所述的存储器控制器，其中该第二输入/输出区域为 电源输入区域，用以接收电源电压。

4.根据权利要求3所述的存储器控制器，其中该第二缓冲器是与该电源 电压电性连接。

5.根据权利要求3所述的存储器控制器，其中该第一缓冲器与该电源电 压电性连接。

6.根据权利要求2所述的存储器控制器，其中该第二输入/输出区域为 接地输入区域，用以接收外部接地电位。

7.根据权利要求6所述的存储器控制器，其中该第二缓冲器是与该外部 接地电位电性连接。

8.根据权利要求6所述的存储器控制器，其中该第一缓冲器与该接地电 位电性连接。

9.根据权利要求1所述的存储器控制器，还包含：

时钟信号源，用以产生该第一时钟信号；

至少一第一反向器，耦接于该时钟信号源与该第一缓冲器的输入端间； 以及

至少一第二反向器，耦接于该第二缓冲器的输出端与该计数电路间。

10.根据权利要求1所述的存储器控制器，还包含：

第一延迟电路，耦接于该时钟信号源与该第一缓冲器的输入端间；以及

第二延迟电路，耦接于该第二缓冲器的输出端与该计数电路间。

11.一种信号同步方法，用以控制存储器的信号输出，其包含：

接收第一时钟信号，并根据该第一时钟信号输出第二时钟信号至该存储 器，其中该第二时钟信号相对于该第一时钟信号是延迟了预定时间；

接收该第一时钟信号，并根据该第一时钟信号输出第三时钟信号，其中 该第三时钟信号相对于该第一时钟信号是延迟了该预定时间；以及

接收该第三时钟信号，并对该第三时钟信号计数至预定数值，以输出致 能信号，用于致能数据闪控信号，

其中所述存储器使用该第二时钟信号，通过该数据闪控信号来从存储器 读取或向存储器写入数据。