[发明专利]保护层材料、其制法、保护层以及等离子体显示面板

说明书

相关专利申请的交叉引用

本申请要求2007年2月28日在韩国知识产权局提交的韩国专利申请No.2007-20545的优先权，在此结合其公开内容作为参考。

技术领域

本发明的各方面涉及用于制备具有降低的放电延迟时间、改进的温度依赖性以及增强的离子强度的等离子体显示面板的保护层的材料，制备该材料的方法，由该材料形成的保护层和包括该保护层的等离子体显示面板。

背景技术

等离子体显示面板(PDP)可容易地用于形成大屏幕，以及由于自发光和快速响应而具有良好的显示质量。此外，PDP可以薄膜的形式形成，并因此如同LCD一样，适于壁装式显示器。

图1图解了构成PDP的许多PDP像素中的一个PDP像素。参见图1，维持电极对各包括与金属汇流电极15b配对的透明电极15a，且在前基板14和后基板10之间的前基板14的表面上形成。将介电层16设置在前基板14和后基板10之间的前基板14的表面上，以覆盖维持电极对。通过保护层17覆盖该介电层16，以保持放电性能和延长介电层16的寿命。

在前基板14和后基板10之间的后基板10的表面上形成被介电层12覆盖的寻址电极11。前基板14与后基板10分离，其中的空间由产生紫外线的放电气体诸如Ne等填充。

保护层17提供以下优点。

第一，保护层17保护透明和汇流电极15a和15b和介电层16。即使仅透明和汇流电极15a和15b形成在所述前基板上，或者形成介电层16以覆盖透明和汇流电极15a和15b，也仍可发生放电。然而，当仅透明和汇流电极15a和15b形成在所述前基板10上时，放电电流难以控制。而且，当仅形成介电层16以覆盖透明和汇流电极15a和15b形成，而没有保护层17时，介电层16可被来自赋能离子(energized ion)的轰击的溅射蚀刻破坏。因此，介电层16由对等离子体离子具有强耐受性的保护层17覆盖。

第二，保护层17降低放电起始电压。次级电子发射系数是用于形成保护层的材料的物理值且与放电起始电压直接相关。随着从保护层发射更多次级电子，放电起始电压降低。因此，期望用于形成保护层的材料具有高的次级电子发射系数。

最后，保护层17减少放电延迟时间。所述放电延迟时间度量施加电压时和发生放电时之间的延迟，且为形成延迟时间(formation delay time，Tf)和统计延迟时间(statistical delay time，Ts)的总和。所述Tf是施加电压和放电电流之间的时间间隔，以及所述Ts是该形成延迟时间的统计离差。当所述放电延迟时间减少时，可获得高速寻址，因此可使用单扫描(single scan)。而且，可降低扫描驱动要求，以及可形成更多子场。因此，所述PDP可具有高的亮度和图像质量。

目前，使用两种类型的氧化镁作为PDP保护层的原材料：单晶和多晶。当使用真空淀积法如等离子蒸发或电子束蒸发将所述两种原材料转变为在介电层上形成的薄膜时，保护层由多晶氧化镁形成，而不管原材料的状态。然而，在所述多晶保护层和所述多晶原材料之间存在很大的区别。在前者(即，多晶保护层)的情况中，晶粒和空隙的尺寸小，晶粒的构型相对恒定，且厚度小，使得透光率为约80-90％。在后者(即，多晶原材料)的情况中，晶粒和空隙的尺寸大，晶粒无规取向，且多晶原材料的厚度大，使得多晶形材料不透明。

图2包括显示使用单晶氧化镁形成的保护层的放电延迟时间的曲线1和显示使用多晶氧化镁形成的保护层的放电延迟时间的曲线2。参见曲线1，所述温度依赖性相对低，但是使用单晶氧化镁形成的保护层的放电延迟时间长，从而不能使用单扫描操作。

因此，已报道了将多晶氧化镁而不是单晶氧化镁应用于PDP保护层的最近研究。参见图2，尽管单晶氧化镁具有低的温度依赖性，但它不能达到单扫描操作所需的放电延迟时间。然而，多晶氧化镁在高温下具有快的放电延迟时间和在低温下具有慢的放电延迟时间。此外，与使用单晶氧化镁的保护层相比，使用多晶氧化镁的保护层在制备工艺和杂质调节方面具有相对优势。而且，由于多晶氧化镁具有比单晶氧化镁高的沉积速度，所以可降低工艺指数(process index)和可提高PDP的生产速度。然而，使用单晶氧化镁的保护层需要Xe含量少于10％，否则发生严重的低放电和可能无法进行图像传输。