[发明专利]一种可减小等离子体损伤效应的MOS管

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种可减小等离子体损伤效应的MOS管。

背景技术

在半导体制造领域，刻蚀工艺、离子注入工艺和化学气相沉积工艺等诸多工艺中都会用到等离子体，理论上等离子体总的对外电性应该是呈现中性的，也就是说正离子和负离子是等量的，但实际上进入晶圆的正负离子在局部区域并不是等量的，如此就会产生大量游离的电荷。晶圆中的金属导线或者多晶硅(polysilicon)等导体就像天线，其可收集该些游离的电荷，该些天线越长，收集的电荷越多，当收集的电荷多到一定程度时，就会放电，上述现象就是通常所说的等离子体损伤效应。随着半导体器件最小特征尺寸的不断减小，金属氧化物半导体场效应晶体管(简称MOS管)栅氧化层的厚度也不断减小。该些游离电荷所产生的放电易在MOS管栅氧化层上产生等离子损伤，从而增大了MOS管的漏电，严重时会造成MOS管的报废。

参见图1，其显示了现有技术一中的MOS管的组成结构示意图，如图所示，MOS管制作在硅衬底1上，且其具有栅源漏极G、S和D以及设置在金属层M中并分别与栅极G和硅衬底1相连的栅极金属垫P1和衬底金属垫P2，金属层M具有第一层金属M1、第二层金属M2、第二层金属M3、...、顶层金属TM，该第一层金属M1通过第一接触孔插塞层V1连接在栅极G或硅衬底1上，该第二层金属M2和第三层金属M3分别通过第二和第三接触孔插塞层V2、V3连接在第一、第二层金属M1、M2上，其他金属层间也通过其对应的接触孔插塞层相互连接。该栅极金属垫P1具有第一层导线W11、第二层导线W12、第三层导线W13、...、顶层导线TW1，该衬底金属垫P2具有第一层导线W21、第二层导线W22、第三层导线W23、...、顶层导线TW2，该第一层导线W11和W21均位于金属层M的第一 层金属M1中，该顶层导线TW1和TW2均位于金属层M的顶层金属TM中，且该栅极金属垫P1和衬底金属垫P2所具有的导线均为一体金属导线，另外，该栅极金属垫P1和衬底金属垫P2所具有的导线层间均通过接触孔插塞层连接。

但在制作如图1所示的栅极金属垫P1时，会因等离子体损伤效应而在栅氧化层上产生损伤和缺陷。为减小等离子体损伤效应对MOS管的不良影响，现有技术二提出了在栅极金属垫P1的第一层导线W11上设置一金属跳线的技术方案，图2显示了金属跳线的组成结构，金属跳线具有第一层导线W1、第二层导线W2、...、顶层导线TW，第一层导线W1上连接有接触孔插塞层且通过该接触孔插塞层将金属跳线设置在预设置的位置，金属跳线的各层导线间也通过接触孔插塞层连接。

图3显示了现有技术二中的MOS管的组成结构，参见图3，并结合参见图1和图2，栅极金属垫P1从其第一层导线W11处分离为上下两部分，且该第一层导线W11分离为分别与该上下两部分连接的第一和第二导线段W111和W112，第一金属跳线MJ1跨设在第一和第二导线段W111和W112间，该第一金属跳线MJ1具有第一层导线W31、第二层导线W32、...、顶层导线TW3，该第一层导线W31位于金属层M的第二层金属M2中，该顶层导线TW3位于金属层M的顶层金属TM中，该顶层导线TW3为一一体金属导线，其余层的导线(包括第一层导线W31和第二层导线W32等导线)均包括分隔开且分别设置在第一导线段W111和第二导线段W112上的两分离导线，该栅极金属垫P1、衬底金属垫P2和第一金属跳线MJ1所具有的导线层间均通过接触孔插塞层连接。

但随着最小特征尺寸和栅氧化层厚度的不断减小，衬底金属垫P2上的等离子体损伤效应在栅氧化层上产生损伤和缺陷的可能性越来越大，且由此产生的MOS管漏电流过大和MOS管不良的情况越来越多。

因此，如何提供一种可减小等离子体损伤效应的MOS管以应对最小特征尺寸和栅氧化层厚度不断减小时制作衬底金属垫时的等离子体损伤效应对栅氧化层的破坏作用，并有效降低MOS管的漏电流和提高MOS管的可靠性，已成为业界亟待解决的技术问题。

发明内容

本发明的目的在于提供一种可减小等离子体损伤效应的MOS管，通过所述MOS管可有效减小等离子体损伤效应对MOS管的漏电流和可靠性的不良影响，大大降低MOS管的漏电流且提高MOS管的可靠性。