[发明专利]存储器架构及其组态方法

说明书

技术领域

本发明是有关于一种存储器架构(architecture)及其组态(configuration)方法，且特别是有关于在存取存储器数据时，需要较少暂存空间的一种存储器架构与其组态方法。

背景技术

随着科技发展日新月异，属于非易失性存储器的闪存(Flash memory)俨然已成为实作储存媒体的主流之一。一般来说，闪存依功能可区分为程序闪存以及数据闪存两种。其中，成本较为低廉且拥有能快速读取连续的大容量数据等优点的与非门闪存(NAND flash)，则更特别适合用以储存数据。

在NAND flash的架构中是以页(page)为单位，并由这些页组成一个个的储存区块(block)，一般来说在一个NAND flash中会具有多个储存区块。图1是习知NAND flash的内部数据组态的示意图。如图1所示，在最为普遍的NAND flash架构中，每一页具有大小为512字节的数据储存空间110，以及大小为16字节的辅助空间120。其中，数据储存空间110又可分为两个大小各为256字节的第一数据储存区与第二数据储存区。而辅助空间120除了可用来存放区块损坏标记，以及该页所属的储存区块的逻辑地址等信息外，最重要的便是记录储存数据所对应的错误更正码(Error Correction Code，ECC)。错误更正码的目的是为了因应NAND flash在使用寿命上的限制，进而在存取NAND flash的过程中通过错误更正码对数据进行检查，据以防止数据错误的产生或是在错误发生时将其更正。

由于在读取NAND flash的数据时必须以页做为读取单位(也就是一次必须读取一页的数据)，因此在进行读取动作时，需要提供一个512字节的暂存空间来存放储存在数据储存空间110中的数据。如此一来，在读取到第二错误更正码区121中的错误更正码后，即可从暂存空间中取出原先存放于第二数据储存区中的数据，据以对两者进行比对验证的动作。接着读取到第一错误更正码区123时，再从暂存空间里取出原先存放于第一数据储存区的数据，来验证此数据是否正确。

然而，对另一种新型的NAND flash来说，每页的数据储存空间已由512字节晋升为2048字节，因此相对应的辅助空间也增加为64字节。与图1所示的NAND flash内部数据组态的架构相类似，在新型的NAND flash中，每一页同样是由数据储存空间以及辅助空间所构成，其中前2048字节是用来储存数据，而接续的64字节则是用来存放对应的区块损坏标记、储存区块的逻辑地址以及错误更正码等等。同样地，在对新型的NAND flash进行读取动作时，必须准备符合数据储存空间大小(即2048字节)的暂存空间来暂存数据，据以在尔后读取到错误更正码时，可从暂存空间中取出数据来进行比对。也就是说，随着NAND flash架构的变化，若每一页可储存数据的容量愈大，在读取数据时所需要的暂存空间相对的也会随之增加。

除此之外，在对NAND flash进行写入动作时同样必须以页为单位，且每次在写入前必须先对该页所对应的储存区块进行清除动作。由于清除动作是以储存区块为单位，因此在需要更新某储存区块其中一页的内容时，首先必须准备一个已经清除完毕的储存区块。接着，对应此页在旧储存区块中的地址，将欲更新的数据写入新储存区块。最后再将其它存放在旧储存区块中的数据一一复制到新储存区块中的其它各页。如此一来不但需要耗费额外的时间来移动数据，还会有储存地址不一致的情况产生。为了在数据更新后也能正确地记录新储存区块的地址，必须额外准备一块储存空间(例如SRAM)来存放每个储存区块的逻辑地址与实体地址的对应表。

综上所述，随着NAND flash架构成长而必须不断扩充的暂存空间，以及用以存放地址对应表所需要的储存空间，都将对实作储存媒体所需要的硬件成本造成负面的影响。

发明内容

有鉴于此，本发明提供一种存储器的组态方法，将对应的数据以及错误更正码写入相邻的位置，以增加在读取数据时对数据进行检查的便利性。

本发明提供一种存储器架构，其中数据及其错误更正码是以成对的方式储存，故可在读取数据后随即读取错误更正码以进行验证动作，进而减少暂存数据的空间，据以降低硬件成本。

本发明提出一种存储器的组态方法，适用于具有至少一个储存区块的存储器，其中每个储存区块可储存多笔数据，此方法包括首先提供对应每笔数据的错误更正码。接着在写入存储器时，令每个错误更正码邻接于对应的数据。