[发明专利]相变化存储器的制造方法

说明书

技术领域

本发明涉及一种存储器的制造方法，特别涉及一种相变化存储器的制造方法。

背景技术

相变化存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流及低成本等特质，且非常适合与CMOS工艺结合，可用来作为较高密度的独立式或嵌入式的存储器应用，是目前十分被看好的下一代新存储器。由于相变化存储器技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竞争性的SRAM与DRAM挥发性存储器与Flash非挥发性存储器技术，可望成为未来极有潜力的新一代半导体存储器。

相变化存储器在设计上朝着以下几个方式方展：低的编程电流、高稳定度、较小的体积、及快速的相变化速度，此外，相变化存储器目前的主要应用例如为需要较低电流消耗的可携式装置(需要较小编程电流)。综观目前相变化存储器的发展趋势，可以明显的发现主要的瓶颈乃在于元件的操作电流过大，因而无法有效地降低相变化存储器元件所串接的驱动晶体管面积，导致单位尺寸过大使得存储器密度无法提升的问题。

降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电极的接触面积来达成，且有利于CMOS元件的缩小以及存储器密度的提升。

请参照图1a至图1d，显示一已知局限型相变化存储器单元50的制作方式，其系利用光刻曝光及蚀刻工艺形成具有极小尺寸的介空穴18，包含以下步骤。首先，请参照图1a，提供基底10其包含下电极12。接着，形成传导层14于该基底10上并与该下电极12接触。接着，利用光刻曝光及蚀刻工艺形成具有介空穴18的介电层16。最后，形成相变化材料层20于该介电层16上，并填入该利用光刻曝光及蚀刻工艺形成的介空穴18中，完成该局限型相变化存储器单元50的制作。上述方式可通过光刻蚀刻形成较小尺寸的介空穴18，降低相变化材料层20与传导层14的接触面积。

然而，上述方法在形成介空穴18时，会受限于光刻与工艺能力及蚀刻工艺能力的限制，使得介空穴18的尺寸较不易获得有效地降低。此外，由于相变化材料的填洞能力不佳，因此当将相变化材料填入介空穴18中时，非常容易有空洞(void)22产生，请参照图2，造成相变化存储器的效能降低。

此外，另一已知相变化存储器的形成方法，请参照图3a，具有下电极102的基底100被提供，接着，形成介电层104于该基底上。

接着，请参照图3b对该介电层104进行蚀刻工艺，以形成图形化的介电层104a，其包含有开口106，该开口106露出该下电极102的上表面。接着，请参照图3c，顺应性填入传导材料层108于该介电层104a上，以完全覆盖该开口106的侧壁跟底部。

接着，请参照图3d，形成介电层110于该相变化材料层108上，并填入该开口106。接着，请参照图3e，对介电层110及传导材料层108进行平坦化处理，以露出介电层104a的上表面为止，形成杯状传导材料层108a。残留介电层110a系覆盖杯状传导材料层108a的底部跟侧壁，并露出该杯状传导材料层108a的上表面。最后，请参照图3f图，形成相变化材料层112与该杯状传导材料层108a电性接触。

值得注意的是，虽然图3a-3f的工艺不像图1a-1d将相变化层完全填入，而是将传导材料层及介电材料层顺应填入开口中，然而，同样面临光刻与工艺能力及蚀刻工艺能力的限制，以及填洞能力的问题。

基于上述，设计出全新的相变化存储器结构，来解决已知技术所造成的问题，是目前相变化存储器一项重要技术关键。

发明内容

本发明提供一相变化存储器的工艺方法，包含提供具有电极的基底；依序形成导电层及第一介电层于该基底上，其中该导电层与该电极电性连接；形成图形化光刻胶层于该第一介电层上；对该图形化光刻胶层进行微削工艺，以形成光刻胶柱；以该光刻胶柱作为蚀刻掩模，对该第一介电层进行蚀刻，以形成介电柱；顺应性形成第一相变化材料层于该导电层及该介电柱上，以使该介电柱的上表面及侧面皆被该第一相变化材料层所覆盖；形成第二介电层以覆盖该第一相变化材料层；对第二介电层及第一相变化材料层进行平坦化处理，至露出该介电柱的上表面为止；以及，形成第二相变化材料层于第二介电层上，其中该第二相变化材料层与该第一相变化材料层电性接触。

以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以所附的权利要求为准。

附图说明

图1a至图1d显示已知技术所述的相变化存储器元件的制作流程剖面图。