[发明专利]存储器控制器以及优化存储器控制器的接合垫序列的方法有效
| 申请号： | 200710305416.4 | 申请日： | 2007-12-28 |
| 公开（公告）号： | CN101325085A | 公开（公告）日： | 2008-12-17 |
| 发明（设计）人： | 陈南诚;郭志辉;曾瑞兴;李锦智;陈珮珊 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 蒲迈文 |
| 地址： | 中国台湾新*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 存储器 控制器 以及 优化 接合 序列 方法 | ||
1.一种存储器控制器，其设置于单芯片上，包含：
核心逻辑电路，具有多个输入/输出端；
多个输入/输出元件，每一输入/输出元件具有接合垫；以及
重排器，耦接于该多个输入/输出元件与该多个输入/输出端之间，其中，该重排器可被编程，以选择性地连接该多个输入/输出元件至该多个输入/输出端，以使得该单芯片可提供并支持至少两种不同接合垫序列，每一接合垫序列对应至少一个存储器装置。
2.如权利要求1所述的存储器控制器，其特征在于，该重排器以置换内连接层方式来进行编程。
3.如权利要求1所述的存储器控制器，其特征在于，该重排器包含：
多工器，连接于该多个输入/输出元件与该多个输入/输出端之间；以及
缓存器，用以控制该多工器；
其中，该重排器通过设定该缓存器来进行编程。
4.如权利要求1所述的存储器控制器，其特征在于，该至少两种不同接合垫序列分别支持DDR1 SDRAM与DDR2 SDRAM。
5.如权利要求1所述的存储器控制器，其特征在于，该至少一个存储器装置以及该单芯片封装在多芯片模块或是叠层芯片封装中。
6.如权利要求1所述的存储器控制器，其特征在于，该多个输入/输出端具有多个数据输入/输出端，该多个数据输入/输出端固定连接到多个相对应的接合垫。
7.一种优化存储器控制器的接合垫序列的方法，该方法包含：
提供至少两个不同的接合垫序列，分别对应至少两个不同的存储器装置；
将该存储器控制器设置于单芯片上，该存储器控制器包含：
核心逻辑电路，具有多个输入/输出端；
多个输入/输出元件，每一输入/输出元件具有接合垫；以及
重排器，耦接于该多个输入/输出元件与该核心逻辑电路之间，其中该重排器可被编程，以选择性地连接该多个输入/输出元件至该多个输入/输出端；
编程该重排器，以选择并连接该多个输入/输出元件的一部分至该多个输入/输出端，以使该单芯片支持该至少两个不同的接合垫序列。
8.如权利要求7所述的优化存储器控制器的接合垫序列的方法，其特征在于，以置换内连接层方式来编程该重排器。
9.如权利要求7所述的优化存储器控制器的接合垫序列的方法，其特征在于，该重排器包含：
多工器，连接于该多个输入/输出元件与该多个输入/输出端之间；以及
寄存器，用以控制该多工器；
其中，该重排器通过设定该寄存器来进行编程。
10.如权利要求7所述的优化存储器控制器的接合垫序列的方法，其特征在于，该至少两个不同的存储器装置包含有DDR1 SDRAM与DDR2SDRAM。
11.如权利要求7所述的优化存储器控制器的接合垫序列的方法，其特征在于，还包含有：
将该至少两个不同的存储器装置中之一与该单芯片封装在多芯片模块或是叠层芯片封装中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710305416.4/1.html，转载请声明来源钻瓜专利网。
