[发明专利]具有平行层状漏极结构的MOSFET及其漏极制造方法

说明书

技术领域

本发明涉及一种具有平行层状漏极结构的MOSFET及其漏极制造方法。

背景技术

高压MOSFET(金属氧化物半导体场效应晶体管)器件(工作电压高于10V)作为LCD等小型功率产品中的驱动，有着广泛应用。高压器件中，沟道内的纵向、横向电场急剧增加，从而存在较为严重的热载流子效应(HCI)可靠性问题，限制了晶体管的使用寿命。衬底电流(I_SUB)是一种常用且方便的表征HCI的方法。在常见的晶体管中，I_SUB曲线只有一个I_SUB峰，是由栅极边缘的碰撞电离区域引起的。如图1所示，高压器件的衬底电流具有两个峰，第一个峰(V_GS＝4V，V_DS＝18V)，第二个峰(V_GS＝18V，V_DS＝18V)，高压I_SUB第一个峰是由沟道内的强电场引起碰撞电离，产生新的载流子导致的。减小衬底电流的峰值，从而减少热载流子效应是急需要解决的问题。

发明内容

本发明提供的一种具有平行层状漏极结构的MOSFET及其漏极制造方法，采用平行于沟道表面方向的层状漏极结构，以减少沟道内横向电场的增大引起的热载流子效应，从而提高器件的可靠性。

为了达到上述目的，本发明提供一种具有平行层状漏极结构的MOSFET，包含一个具有P阱的半导体基片，一个形成在所述P阱表面上的绝缘膜上的栅极，一个形成在P阱表面中的源极结构，一个形成在P阱表面中的漏极结构，一个形成在P阱表面中的衬底结构；

所述的源极结构为高掺杂的N型扩散区n+；

所述的衬底结构为高掺杂的P型扩散区p+；

所述的漏极结构为平行于沟道的层状三明治结构，包含依次排列的缓变掺杂的N型缓变漏极NGRD(N-type graded drain)，P阱，高掺杂的N型扩散区n+；

所述的漏极结构中的P阱的长度是缓变掺杂的N型缓变漏极长度的16％～50％；

所述平行层状漏极结构的制造方法包含以下步骤：

步骤1、注入缓变掺杂的N型缓变漏极；

步骤2、确定预留P阱的长度，与N型缓变漏极间隔该长度的距离，注入高掺杂的N型扩散n+；

所述的N型缓变漏极的掺杂浓度数量级为10¹²cm^-2；

所述的高掺杂的N型扩散区n+的掺杂浓度数量级为10¹⁵cm^-2；

本发明提供的一种具有平行层状漏极结构的MOSFET及其漏极制造方法，有效降低栅极边缘导致热载流子注入效应的高横向电场，提高了器件的可靠性，而且由于源极结构中省略了N型缓变漏极，从而减小了晶体管的尺寸，集成度更高。

附图说明

图1是背景技术中衬底电流的峰值图；

图2是本发明提供的一种具有平行层状漏极结构的MOSFET的结构示意图；

图3是没有使用本发明的漏极结构的高压器件在测试条件下衬底电流I_SUB第一个峰的电场分布；

图4是具有本发明漏极结构的高压器件在测试条件下衬底电流I_SUB第一个峰的电场分布。

具体实施方式

以下根据图3～图5具体说明本发明的较佳实施方式：

如图3所示，本发明提供一种具有平行层状漏极结构的MOSFET，包含一个具有P阱的半导体基片，一个形成在所述P阱表面上的绝缘膜上的栅极，一个形成在P阱表面中的源极结构，一个形成在P阱表面中的漏极结构，一个形成在P阱表面中的衬底结构；

所述的源极结构为高掺杂的N型扩散区n+；

所述的衬底结构为高掺杂的P型扩散区p+；

所述的漏极结构为平行于沟道的层状三明治结构，包含依次排列的缓变掺杂的N型缓变漏极NGRD(N-type graded drain)，P阱，高掺杂的N型扩散区N⁺；

所述的P阱的长度是缓变掺杂的N型缓变漏极长度的16％～50％；

所述的绝缘膜为氧化物；

所述平行层状漏极结构的制造方法包含以下步骤：

步骤1、注入缓变掺杂的磷掺杂N型缓变漏极；

步骤2、确定预留P阱的长度，与N型缓变漏极间隔该长度的距离，注入高掺杂的砷掺杂N型扩散n+；