[发明专利]制造印刷电路板的方法

说明书

相关申请的交叉参考

本申请要求于2006年10月27日向韩国知识产权局提交的第10-2006-0104893号韩国专利申请的权益，其全部内容结合于此作为参考。

技术领域

本发明涉及一种制造印刷电路板的方法。

背景技术

随着电子工业的发展，对具有更多功能性的更小电子产品的需求日益增长，具体地，需要降低装配在移动终端中的各种部件的厚度，以减少其整体厚度。并且，随着在移动通信领域中提供的服务种类的快速增加，各种电子部件被安装在例如移动电话等的移动终端中。

因此，响应向更多功能性和更小尺寸发展的这些趋势，使用所谓的“IC-堆叠”产品成为主流，其中多个部件堆叠在一个封装件中。最近，已经生产出这样的“封装堆叠的”产品，即，其中具有一个或多个嵌入部件的多个封装板被堆叠在一起。

在根据相关技术的嵌入部件印刷电路板的情况下，IC嵌入到核芯板的表面，并且形成与IC的电极(Cu凸块)连接的过孔，以便电连接板的IC和电路图案。然而，这样的相关技术在加工待嵌入IC的空间的腔体时缺少精度，并且使得腔体厚度的公差(tolerance)可导致印刷电路板整体厚度的增加。

发明内容

本发明的一个方面是提供一种制造印刷电路板的方法，其中，在采用掩埋图案(buried pattern)制造多层印刷电路板的过程中，利用光致抗蚀剂来保持腔体空间，可以高精度地降低板的厚度。

本发明的一个方面提供了一种制造印刷电路板的方法，其中形成有腔体，用于嵌入部件。该方法包括：提供其中掩埋有内部电路的核芯板；在核芯板中形成第一过孔，用于层间导电；在核芯板对应于腔体位置的位置处选择性地形成第一光致抗蚀剂；将其上形成有第一外部电路的第一积层(build-up layer)堆叠在核芯板上；以及选择性地除去对应于腔体位置的第一积层并除去第一光致抗蚀剂。

在除去第一积层和第一光致抗蚀剂之后，可以另外地实施在核芯板上形成焊盘(bonding pad)的操作，其中，焊盘将部件和内部电路电连接。可以通过在内部电路的表面上选择性地实施电镀金来形成焊盘。

准备核芯板的操作可以包括在载体(carrier)上堆叠种子层(seed layer)；在种子层中形成对应于内部电路的凹版图案；以及在凹版图案中填充导电材料。这里，形成凹版图案的操作可以包括在种子层上堆叠感光膜以及通过在感光膜上选择性地实施曝光和显影而使第二光致抗蚀剂形成为对应于凹版图案的凸版图案。

而且，该方法可以进一步包括，在形成第二光致抗蚀剂之后，除去该第二光致抗蚀剂并通过将种子层压到绝缘板上而将填充到凹版图案内的导电材料转录(transcribe)到该绝缘板内。

形成第一过孔的操作可以如下完成：在核芯板内加工过孔，在过孔的内壁上以及在核芯板的其上形成有第一光致抗蚀剂的一侧上实施化学镀(electroless plating)，并且在过孔内实施电镀。

并且，在选择性地形成第一光致抗蚀剂之后，可以另外地包括在核芯板上实施闪速蚀刻(flash etching)的操作，并且随后可以进一步包括除去介于第一光致抗蚀剂与核芯板之间的化学镀层的操作。

选择性地形成第一光致抗蚀剂的操作可以包括在核芯板上堆叠感光膜以及在该感光膜上选择性地实施曝光和显影，同时该方法可以进一步包括，在堆叠第一积层之后，在该第一积层中形成第二过孔，使得内部电路和第一外部电路电连接。

除去第一积层和第一光致抗蚀剂的过程可以如下进行：通过对第一积层进行加工以使对应于腔体的位置可以被曝光从而可以曝光第一光致抗蚀剂并除去第一光致抗蚀剂。

另外，在除去第一积层和第一光致抗蚀剂之后，该方法可以进一步包括在腔体内嵌入部件以及在第一积层上堆叠其中形成有第二外部电路的第二积层。

本发明的其它方面和优点将在以下描述中部分地阐述，并且部分通过该描述而显而易见，或者可以通过实施本发明而获知。

附图说明

图1是图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；

图2是根据本发明具体实施方式制造的印刷电路板的剖视图；

图3A和图3B示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；

图4A、图4B以及图4C示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；

图5A和图5B示出了图解说明根据本发明具体实施方式的制造印刷电路板的方法的流程图；