[发明专利]利用低介电层填充金属线间空隙的半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，更具体而言涉及一种能够改善 半导体器件工作特性的半导体器件的制造方法。

背景技术

在半导体器件的制造中，金属线用于将元件和元件以及线和线电连接。 随着半导体器件更加高度集成，金属线的宽度和接触面积减小，且金属线的 电阻(包括接触电阻)增大。随着金属线和接触插塞之间的间隔变窄，由绝 缘金属线的绝缘层引起的寄生电容增大。

在这种情况下，已提出了用于降低金属线的电阻和减小上述寄生电容的 各种工艺技术。例如，已经尝试使用介电常数K不超过2.9的低于氧化硅层 介电常数3.2的低介电常数层作为绝缘层的材料来填充金属线之间的空隙， 因为该低介电常数层也呈现出出色的空隙填充特性。

如果低介电常数层形成为填充金属线之间的空隙，可防止产生寄生电 容，这反过来会提高半导体器件的运行速度和减小金属线之间的串扰。

此后，将简单描述一种利用低介电常数层填充金属线之间空隙的传统的 半导体器件制造方法。

在形成有包括晶体管的下层结构的半导体基板上形成层间电介质，从而 覆盖下层结构。在层间电介质上沉积金属层之后，通过图案化沉积的金属层 而形成金属线。

低介电常数层随后沉积在包括金属线的层间电介质上从而覆盖金属线。 低介电常数层通常以旋涂方式沉积。得到的形成有低介电常数层的基板在炉 中进行热处理。由氧化物层制成的盖层形成在低介电常数层上。

然而，由于低介电常数层具有例如在强度和硬度方面的不良机械特性， 因此以在低介电常数层中出现裂缝或低介电常数层翘起的形式产生失效。

通过采用紫外(UV)线实行热处理且接着在热处理的低介电常数层上 形成由氧化物层制成的盖层来替代在炉中进行热处理，能在一定程度上防止 这些失效。然而，当进行热处理时，低介电常数层的结合力减小，因此低介 电常数层会翘起或盖层可以去除。

为了解决这个问题，提出了一种方法，其中在低介电常数层上沉积盖层 之后采用紫外线进行热处理。在此方法中，由于低介电常数层和盖层之间的 Si-O交联增强，低介电常数层的结合力得到提高。

然而，在这种情况下，因为盖层沉积在没有经历热处理的低介电常数层 上，包含在低介电常数层中的C基或H基杂质气体释放出来，这导致污染 用于沉积盖层的工艺腔，由此引起不良的盖层沉积。

因此，需要附加的清洁工艺来去除工艺腔中的杂质，由此制造半导体器 件的时间和成本增大，且制造产率下降。

发明内容

本发明的实施例涉及一种半导体器件的制造方法，其能够改善低介电常 数层的质量。

同样，本发明的实施例涉及一种半导体器件的制造方法，其能够提高制 造产率。

一方面，一种半导体器件的制造方法包括如下步骤：在形成有导线的半 导体基板上形成低介电常数层；对低介电常数层进行初级紫外处理；在经历 了初级紫外处理的低介电常数层上形成盖层；和对包括盖层的低介电常数层 进行次级紫外处理。

导线为栅极线、位线和金属线中的任意一种。

在形成低介电常数层的步骤之前，该方法还包括在包括导线的半导体基 板上形成线性氧化物层的步骤。

在形成低介电常数层的步骤之后，该方法还包括烘烤低介电常数层的步 骤。

烘烤是在300～350℃的温度下进行5～60秒。

初级紫外处理是使用具有300～500nm波长的紫外线进行3～5分钟。

盖层由氧化物层制成。

氧化物层是通过PE-CVD在350～450℃的温度下形成。

次级紫外处理是使用具有170～300nm波长的紫外线进行。

另一方面，一种半导体器件的制造方法包括如下步骤：形成低介电常数 层以填充导线之间的空隙；对包含在低介电常数层的放气源进行初级除气； 对在初级除气之后残留的放气源进行次级除气；在经历了次级除气的低介电 常数层上形成盖层；和增强低介电常数层和盖层之间的界面内的结合。

导线为栅极线、位线和金属线中的任意一种。

进行初级除气的步骤是通过在300～350℃的温度下烘烤低介电常数层 5～60秒而进行。

进行次级除气的步骤是通过低介电常数层的紫外处理而进行。