[发明专利]闪存器件的制造方法

说明书

本申请要求享有2006年9月4日提交的申请号为No.10-2006-0084538的韩国专利申请的权益，在此结合其全部内容作为参考。

技术领域

本发明涉及闪存器件，尤其涉及一种自对准STI(浅沟道隔离)和浮栅ETOX(EPROM薄氧化物层)闪存器件的制造方法。

背景技术

一般地，闪存器件的优势在于即使在电源停止的时候存储数据也不会丢失。由于这个原因，闪存器件广泛用于PC BIOS，置顶盒，打印机和网络服务器的数据存储。最近，闪存器件也应用于数码相机和移动电话中。

在各种类型的闪存器件中，EEPROM(电可擦除可编程只读存储器)类型的闪存器件可以从存储单元中完全擦除数据，或可以通过每个单位扇区(unitsector)擦除来自存储单元的数据。

在这种EEPROM类型的闪存器件中，当在程序模式下时，在漏区侧产生沟道热电子，并且所述沟道热电子存储在浮栅中，从而增加了单元晶体管(celltransistor)的门限电压。

可选地，当EEPROM类型的闪存器件处于擦除模式时，在浮栅和源极/衬底之间产生高压，并且存储在浮栅中的沟道热电子放电，从而降低了单元晶体管的门限电压。

EEPROM类型的闪存器件可以有ETOX(EPROM薄氧化物层)单元或分裂栅型单元。此时，形成ETOX单元形成为简单的叠层结构。在分裂栅型单元的情况下，在每个单元形成两个晶体管。具体地说，在ETOX单元情况下，一个存储单元具有浮栅和控制栅的叠层结构，其中，浮栅存储电荷，控制栅接收驱动功率。

同时，分裂栅型单元包括：所述的两个晶体管，也就是一个选择晶体管，一个单元晶体管。选择晶体管和单元晶体管都使用一个控制栅，其中控制栅的一些部分与浮栅是重叠的，另一些位于与衬底表面平行的位置。

图1A到1F示例性示出一种在闪存中自对准STI(Shallow Trench Isolation，浅沟道隔离)和浮栅的制造方法的横截面图。其中示出了ETOX单元结构的闪存器。

首先，图1A示例性示出，在半导体衬底1的有源区域上形成隧道氧化物膜2，以及在所述隧道氧化物膜2上形成用于浮栅的第一多晶硅薄膜3。其后，在所述第一多晶硅薄膜3上形成氮化物膜(或氧化物膜)4，其中所述的氮化物膜4起硬质掩膜作用。然后，在所述氮化物膜4上形成光刻胶5充当掩膜。

参照示例图1B，通过使用充当掩膜的光刻胶5形成STI(浅沟道隔离)6。

如图1C示例性示出，所述的STI 6是使用绝缘材料缝隙填充，从而形成绝缘薄膜7。其后，通过移除硬质掩膜的氮化物膜4形成第一浮栅。

其后，如图1D示例性示出，形成用于第二浮栅的第二多晶硅薄膜8，并且在所述第二多晶硅薄膜8上形成光刻胶掩膜9。

之后，使用所述光刻胶掩膜9来蚀刻所述第二多晶硅薄膜8，从而形成第二浮栅10，如示例图1E。

如图1F示例性示出，在所述第二浮栅10上形成ONO(氧化物-氮化物-氧化物)薄膜11，并且在所述ONO薄膜11上形成控制栅12。通过这些步骤，完成了叠层栅。

然而，当形成具有前面提到的自对准STI的设备的浮栅时，使用用于形成STI的所述第一多晶硅薄膜3不可能实现大的耦联率(coupling ratio，CR)。因此，形成浮栅时需要使用所述第二多晶硅薄膜8。也就是，需要额外的掩膜来形成浮栅，从而增加制造成本和复杂性。此外，由于设计尺寸减小了，在物理上不可能达到在两个薄膜之间所需的重叠限度。

发明内容

本发明实施方式涉及一种闪存器件，其包括：在半导体衬底的有源区域上含有隧道氧化物膜和多晶硅薄膜的浮栅；STI，其中所述STI的侧壁是在氧化物氧化方法中氧化的，并随后对所述STI缝隙填充来防止其中形成气孔；以及在浮栅上按序形成的ONO薄膜和控制栅。

本发明实施方式涉及一种闪存器件的制造方法，该方法包括：在半导体衬底的有源区域上按序形成用于浮栅的隧道氧化物膜，多晶硅和第一绝缘薄膜；在所述第一绝缘薄膜上进行蚀刻工艺；在半导体衬底上，形成硬质掩膜；使用所述硬质掩膜形成STI；氧化所述STI的侧壁并且缝隙填充STI；通过移除所述硬质掩膜而形成浮栅；并且在所述浮栅上按序形成ONO薄膜和控制栅。

附图说明

图1A到1F示例性示出了在闪存器件中形成自对准STI和浮栅的方法的横截面视图；

图2A到2F示例性示出了根据在此所述的本发明实施例在闪存器件中形成自对准STI和浮栅的方法的横截面视图。

具体实施方式