[发明专利]设计具有个别VSS的静态随机存取存储器有效
| 申请号： | 200710138365.0 | 申请日： | 2007-08-01 |
| 公开（公告）号： | CN101256832A | 公开（公告）日： | 2008-09-03 |
| 发明（设计）人： | 黄怀莹;陈炎辉;吴瑞仁;王屏薇 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 葛宝成;黄小临 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 设计 具有 个别 vss 静态 随机存取存储器 | ||
1. 一种排列成多个列与多个行的静态随机存取存储器存储单元的阵列，其中，该阵列包含：
多个VSS线，连接至所述静态随机存取存储器存储单元的VSS节点，每一VSS线连接至同一行的所述静态随机存取存储器存储单元，该多个VSS线包含：
一第一VSS线，连接至所述静态随机存取存储器存储单元的一第一行；以及
一第二VSS线，连接至所述静态随机存取存储器存储单元的一第二行，其中，该第一VSS线与该第二VSS线互相不连接。
2. 如权利要求1所述的阵列，其特征在于，该第一VSS线与该第二VSS线分别连接至一电源电路的一第一输出与一第二输出，且在该第一输出的一第一电压与在该第二输出的一第二电压不同。
3. 如权利要求2所述的阵列，其特征在于，该第一电压与该第二电压各为一电压，该电压是选自于一组实质上包含一0伏特与一小于100毫伏特的负电压。
4. 如权利要求2所述的阵列，其特征在于，该电源电路提供正电压与负电压至该第一VSS线与该第二VSS线的每一个。
5. 如权利要求1所述的阵列，其特征在于，更包含一第三VSS线，连接至所述静态随机存取存储器存储单元的一第三行，该第三VSS线电连接至该第一VSS线。
6. 如权利要求1所述的阵列，其特征在于，更包含多个字线，连接至所述静态随机存取存储器存储单元，每一字线连接至同一列的所述静态随机存取存储器存储单元，该多个字线连接至用于提供不同电压至不同字线的一字线电压电路。
7. 如权利要求1所述的阵列，其特征在于，所有该多个VSS线不互相连接。
8. 一种排列成多个列与多个行的静态随机存取存储器存储单元的阵列，其中，该阵列包含：
多个VSS线，连接至所述静态随机存取存储器存储单元的VSS节点，每一VSS线连接至同一行的所述静态随机存取存储器存储单元，该多个VSS线不互相连接。
9. 如权利要求8所述的阵列，其特征在于，该多个VSS线连接至一电源电路，该电源电路用于提供不同电压至该多个VSS线的每一个。
10. 如权利要求9所述的阵列，其特征在于，该电源电路用于提供一正电压或一负电压至该多个VSS线的每一个。
11. 如权利要求8所述的阵列，其特征在于，更包含多个字线连接至所述静态随机存取存储器存储单元，每一字线连接至同一列的所述静态随机存取存储器存储单元，该多个字线连接至用于提供不同电压至不同字线的一字线电压电路。
12. 一种集成电路结构，包含：
一排列成多个列与多个行的静态随机存取存储器存储单元的阵列，该阵列包含：
多个VSS线，连接至所述静态随机存取存储器存储单元的VSS节点，每一VSS线连接至同一行的所述静态随机存取存储器存储单元，该多个VSS线包含一第一VSS线，连接至所述静态随机存取存储器存储单元的一第一行；以及
一电压电路，具有一第一输出连接至该第一VSS线，该电源电路用于提供不同VSS电压至该第一VSS线。
13. 如权利要求12所述的集成电路结构，其特征在于，更包含一第二VSS线连接至所述静态随机存取存储器存储单元的一第二行，该第一VSS线与该第二VSS线不互相连接，且该电压电路用于提供不同电压至该第一VSS线与该第二VSS线。
14. 如权利要求12所述的集成电路结构，其特征在于，该电源电路包含多个输出，每一电压输出各连接至该多个VSS线其中之一。
15. 如权利要求12所述的集成电路结构，其特征在于，该阵列更包含一第三VSS线连接至该第一VSS线。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710138365.0/1.html，转载请声明来源钻瓜专利网。
