[发明专利]用于在半导体器件中形成精细图案的方法

说明书

技术领域

本发明涉及一种半导体器件。更具体而言，本发明涉及一种用于在半导体器件中形成精细图案的方法。

背景技术

半导体器件的集成度取决于该半导体器件中所能构造的图案的精细度。为了增加存储芯片的容量，需要增大存储芯片的尺寸。然而，其上形成有精细图案的存储芯片的单元区域的尺寸实际是在减小。由于更多的图案将要形成于有限的单元区域中以确保想要的存储容量，所以需要构造精细图案，使得精细图案的宽度小于临界尺寸。于是，期望发展出一种用于形成这种精细图案的光刻工序。

为了通过光刻工序形成图案，将光阻(“PR”)膜涂覆在将要图案化的目标层上。然后，执行曝光工序以改变PR膜的特定部分的溶解度。接下来，执行显影工序以形成露出目标层的PR图案。PR图案是通过移除溶解度已改变的部分或是通过移除溶解度未改变的部分而形成的。之后，利用PR图案来蚀刻露出的目标层，然后再剥除PR图案以形成目标层图案。

在光刻工序中，分辨率和聚焦深度(“DOF”)是两个重要的指标。分辨率(R)可以用如下等式(1)来表示。

R=k1λNA---(1)]]>

其中k1是由PR膜的材料和厚度所决定的常数，λ是光源的波长，而NA则代表曝光设备的“数值孔径”。

由于k1存在物理上的限制，所以借助于现有的方法来降低k1是困难的。因此，需要发展出利用窄带光源的新型曝光设备、以及与该新型曝光设备有效对应的新型光阻材料。如果没有这种发展，则在半导体器件中形成精细图案是困难的。

图1a至1c是示出利用一种双重曝光工序在半导体器件中形成精细图案的常规方法的横截面图。如图所示，在半导体基板10之上依次形成目标层20、硬掩模层30以及第一光阻膜(未显示)。利用线/距掩模(未显示)将第一光阻膜曝光并显影，以形成第一光阻图案40。利用第一光阻图案40而蚀刻硬掩模层30，以形成使目标层20的第一部分露出的第一硬掩模图案30a。接着移除第一光阻图案40。

参考图1b与1c，在第一硬掩模图案30a以及目标层20的露出部分之上形成第二光阻膜(未显示)。利用线/距掩模将第二光阻膜曝光并显影，以形成第二光阻图案45。第二光阻图案45使第一硬掩模图案30a的一部分露出，第一硬掩模30a的露出部分基本上位于目标层20的两个相邻的第一部分的中心附近。利用第二光阻图案45将第一硬掩模图案30a图案化，以形成第二硬掩模图案32，由此露出目标层20的第二部分。接着移除第二光阻图案45。利用第二硬掩模图案32蚀刻目标层20，以形成目标图案20a。

根据上述方法，由于曝光设备的分辨率限制，形成精细图案可能是困难的。此外，在通过克服分辨率限制的两步式露出工序所形成的两个图案之间可能有失准的问题。

发明内容

根据本发明的实施例涉及一种用于在半导体器件中形成精细图案的方法。根据一个实施例，所述方法包括：利用多晶硅材料与氧化物材料之间的蚀刻选择性来执行选择性蚀刻工序。所述精细图案具有克服曝光设备的分辨率限制的临界尺寸(“CD”)。

根据本发明的一方面，提供一种用于在半导体器件中形成精细图案的方法。所述方法包括：提供半导体基板；在所述半导体基板之上形成目标层，并且在所述目标层之上形成硬掩模层；在所述硬掩模层之上形成第一氧化膜图案，并且在所述第一氧化膜图案之上形成氮化膜图案，由此选择性地露出所述硬掩模层的一部分；在所述硬掩模层的露出部分、所述第一氧化膜图案以及所述氮化膜图案之上形成具有第一厚度的第一多晶硅层；在所述第一多晶硅层之上形成具有第二厚度的第二氧化膜；在所述第二氧化膜之上形成具有第三厚度的第二多晶硅层；平坦化所述第二多晶硅层、所述第二氧化膜以及所述第一多晶硅层，直到所述氮化膜图案露出为止；移除所述氮化膜图案以露出所述第一氧化膜图案；根据氧化物材料与多晶硅材料之间的蚀刻选择性来蚀刻所述第一氧化膜图案以及所述第二氧化膜；利用所述第一多晶硅层以及所述第二多晶硅层的顶部作为蚀刻掩模来蚀刻所述硬掩模层，以形成硬掩模层图案；以及利用所述硬掩模层图案作为蚀刻掩模来蚀刻所述目标层，以形成精细图案。