[发明专利]NAND快闪存储器件与改善NAND快闪存储器件中单元特性的方法

说明书

对相关申请的交叉引用

本申请主张2007年1月23日提交的韩国专利申请第2007-7051号的优先权，其全部内容通过引用结合于此。

技术领域

本发明涉及快闪存储器件，并且更具体而言，涉及一种用以改善非易失性存储器件(例如，NAND快闪存储器件)的单元分布特性的方法。

背景技术

快闪存储器件包括存储单元，所述存储单元通过相邻存储单元共享源极与漏极而串联连接。在此情况下，该串(string)存储单元连接至位线。存储单元为具浮动栅和控制栅的晶体管。

存储单元的漏极通过选择栅而连接至位线，并且存储单元的源极通过选择栅而连接至源极线。此外，存储单元的控制栅依次设置在存储单元串上，并且因此形成字线。

以下将详细说明此NAND快闪存储器件的操作。

写入数据的操作从设置为距位线最远的存储单元依次执行。

施加高压Vpp至选择的存储单元的控制栅，并施加中压至位于位线侧的存储单元的选择栅和控制栅。此外，根据编程数据来施加0V或中压至位线。

当施加0V至位线时，提供0V电压至选择的存储单元的漏极，并且因此电子从漏极注入至浮动栅。结果，选择的存储单元的门限值在正方向上移动。

另外，同时在NAND快闪存储器件的同一块中的每个存储单元中执行擦除。亦即，在施加0V至每个控制栅与选择栅的情况下，施加高压至P型井与N型衬底，并且位线与源极线处于浮动状态。结果，对于在块中的存储单元，浮动栅中的电子被发射至P型井，并且因此临界值在负方向上移动。

当施加0V至选择的存储单元的控制栅并提供电源电压至其它存储单元的控制栅与选择栅时，通过对电流是否通过所述选择的存储单元进行检测而执行读取数据的操作。

图1是图示普通单元分布特性的视图。图2是图示单元的门限电压根据编程电压的增加而改变的示图。

图1示出用于储存2位存储数据的多级单元(multi-level cell)的单元分布特性。在此，单元分布分成第一状态St1(未编程)和第二到第四状态St2到St4(已编程)。

通常，第一状态St1分配给数据‘00’，第二状态St2分配给数据‘01’，第三状态St3分配给数据‘11’，而第四状态St4分配给数据‘10’。

施加读取电压RD1、RD2以及RD3以便根据每个单元分布来读取数据，并且当执行编程验证时，施加验证电压PV1、PV2以及PV3。

如果具有上述单元分布的多级单元快闪存储器件依次执行编程操作、读取操作和擦除操作，则会在该多级单元快闪存储器件中发生移动现象。结果，门限电压可如图1中虚线所示那样地改变。

此现象称为“单元电压移动现象”或“门限电压移动现象”。在存储单元很长时间保持在数据编程状态的情况下，数据完整性变低，并且因此单元分布变宽。具体而言，具有不良编程特性的单元的单元特性会劣化。

如图2中所示，单元电压移动现象随着编程验证电压电平的增加而增加。在操作周期增加时，单元电压移动现象也增加。虚线220的操作周期比实线210的操作周期长。因此，对这些单元进行编程将需要较高的电压，并且需要增加编程时间的持续期。

发明内容

本发明的一个实施例提供一种非易失性存储器件(例如，NAND快闪存储器件)，用以在已发生单元电压移动现象的情况下，通过修正电压移动来改善单元分布特性。

根据本发明的一个示例性实施例的NAND快闪存储器件包括存储单元阵列、页面缓冲器、单元特性检测电路、X解码器以及Y解码器。存储单元阵列具有耦接至一对位线与字线的存储单元。页面缓冲器将数据编程至选择的存储单元，或从选择的存储单元读取数据。单元特性检测电路耦接至页面缓冲器的感测节点，并且使用关于选择的存储单元的读取电压与编程电压、根据存储单元的分布状态来输出控制信号。X解码器根据输入地址来选择存储单元阵列的字线。Y解码器提供用以将数据输入至选择的存储单元中/将选择的存储单元中的数据输出的路径。在此，根据从单元特性验证电路输出的控制信号、通过使用对应于编程验证电压的编程电压，对选择的存储单元进行编程。

单元特性验证电路根据存储单元的电平状态、通过使用读取电压与编程验证电压来鉴别存储单元是否被正常编程。单元特性检测电路周期性地操作。

单元特性检测电路在NAND快闪存储器件被烘焙(baked)之后操作。