[发明专利]NAND快闪存储器件与改善NAND快闪存储器件中单元特性的方法

权利要求书

1.一种非易失性存储器件，包括：

存储单元阵列，其具有多个存储单元；

页面缓冲器，其配置成将数据编程至选择的存储单元或从所述选择的存储单元读取数据；以及

单元特性检测电路，其耦接至所述页面缓冲器的感测节点，并配置成使用所述选择的存储单元的读取电压与编程电压、根据所述存储单元的分布状态而输出控制信号，

其中，根据从所述单元特性验证电路输出的控制信号、通过使用对应于编程验证电压的编程电压来对所述选择的存储单元进行编程。

2.如权利要求1的存储器件，其中，所述单元特性验证电路根据所述存储单元的电平状态、通过使用所述读取电压与所述编程验证电压来确定所述存储单元是否已被适当地编程，所述存储器件还包括：

X解码器，配置成根据输入地址来选择所述存储单元阵列的字线；以及

Y解码器，配置成提供一路径，用以将数据输入所述选择的存储单元，或从所述选择的存储单元输出数据，或二者。

3.如权利要求1的存储器件，其中，所述单元特性检测电路配置成周期性地操作。

4.如权利要求1的存储器件，其中，所述单元特性检测电路在所述存储器件已被烘焙后操作，其中，所述存储器件为NAND快闪存储器件。

5.如权利要求1的存储器件，其中，所述单元特性检测电路包括：

第一晶体管，配置成通过使用所述读取电压而从所述感测节点读取数据；

第二晶体管，配置成根据所述编程验证电压而从所述感测节点读取数据；以及

锁存器电路，配置成根据耦接至所述感测节点的存储单元中的数据状态而执行锁存操作，所述锁存操作使用所述第一晶体管和所述第二晶体管来执行，

其中，所述存储器件为NAND快闪存储器件。

6.如权利要求5的存储器件，其中，所述锁存器电路包括耦接在第一节点与第二节点之间的第一反相器和第二反相器，其中，第二节点的电压电平作为所述控制信号而输出。

7.如权利要求6的存储器件，其中，所述第一晶体管提供在第一节点与第三节点之间，并且所述第二晶体管提供在第二节点与第三节点之间，并且

其中，所述单元特性检测电路还包括第三晶体管，其耦接在第三节点与地之间，并配置成根据感测节点的电压电平而操作。

8.如权利要求1的存储器件，其中，根据所述单元特性验证电路所输出的控制信号，如果对应的存储单元基于读取电压是已编程且基于编程验证电压是未编程，则对所述对应的存储单元进行再次编程。

9.一种NAND快闪存储器件，包括：

存储单元阵列，具有多个存储单元；以及

页面缓冲器，具有第一锁存器部与第二锁存器部，用以响应于读取控制信号而对感测节点的电压进行感测，储存并输出感测数据或储存输入数据并经由感测节点输出所述储存数据，以及根据所述控制信号来确定单元的编程状态；

其中，所述页面缓冲器的最高有效位寄存器或最低有效位寄存器根据单元刷新命令来检测所述单元的特性，并根据检测结果来输出信号。

10.如权利要求9的NAND快闪存储器件，其中，所述第一锁存器部或第二锁存器部包括：

锁存器电路，耦接在第一节点与第二节点之间；

第一晶体管，提供在第一节点与第三节点之间，并配置成根据读取电压来读取耦接至所述感测节点的数据；

第二晶体管，提供在第二节点与第三节点之间，并配置成根据编程验证电压来从所述感测节点读取数据；

第三晶体管，提供在第三节点与接地电压之间，并配置成根据所述感测节点的电压电平而操作；以及

第四晶体管，配置成根据第二节点的电压电平来输出单元特性检测信号。

11.如权利要求10的NAND快闪存储器件，其中，所述第一锁存器部还包括：

数据输入电路，耦接至第一节点与第二节点，并配置成执行关于输入数据的操作；以及

输出电路，配置成将储存于所述锁存器电路中的数据输出至所述感测节点。

12.如权利要求10的NAND快闪存储器件，其中，所述第二锁存器部还包括：

输出电路，配置成将储存于所述锁存器电路中的数据输出至所述感测节点。