[发明专利]半导体存储装置

说明书

(本申请是申请日为2000年3月17日、申请号为00104077.4的在先申请的分案申请。)

技术领域

本发明涉及半导体存储装置，特别是涉及具备进行不合格存储单元的补救的冗余电路的多存储体构成的半导体装置。

背景技术

在半导体存储装置中，为了提高产品的成品率，在用存储单元阵列的测试，在一部分的存储单元中检测出缺陷的情况下，采用使缺陷单元与冗余单元进行置换加以进行补救的系统。现在通常使用的冗余系统采用以含有缺陷单元的一行或多行的单元阵列作为单位，用与之大小相同的备用部件进行置换(单元阵列单位的置换)的方式。

含有缺陷单元的单元阵列单位的地址信息，用使用熔丝的非易失性的存储器件进行存储。由于地址信息用多位构成，故使用含有与之对应的多条熔丝的熔丝组。该熔丝组，通常，与备用部件1对1地对应，在芯片内设有与备用部件同数的熔丝组。因此，在使用备用部件的情况下，根据地址信息切断与之对应的熔丝组内的熔丝。

如上所述，由于冗余系统需要备用部件和熔丝组等的冗余电路，故将增大存储器芯片的面积。由于能补救的缺陷的个数和冗余电路的面积具有相互妥协的关系，故人们提出了种种提高面积效率的冗余系统。

例如，有Kirihata等人所提出的灵活的冗余系统(参看”Fault-Torerant Design for 256Mb DRAM”(IEEE JOURNAL ofSOLID-STATE CIRCUITS，VOL.31，NO.4，April 1996))。由于该方式的一个备用部件覆盖宽广的单元阵列区域，故即便是缺陷单元不均衡地集中于芯片的一部分内存在的情况下，也可以和缺陷均等地分散于单元阵列内同样地进行补救。因此，可以削减备用部件个数，提高冗余电路的面积效率，在已经判明每个芯片的缺陷个数的情况下，或在可以预测的情况下是有效的。

另一方面，近些年来，已开发了把存储单元阵列分割成多个的存储器芯片。例如，有在芯片内部具有多个存储体，且可以使这些存储体同时被激活的存储器芯片。

由于这样的存储器芯片，不可能超越存储体使用那些用来以行单位对不合格存储单元进行补救的行备用部件，故产生了不得不对每个存储体准备备用部件的制约。因此，存储体的个数越多，芯片内的存储单元阵列的分割数就要增加，一个备用部件所能够覆盖的单元阵列区域就变得越窄。

而且，在给每个存储体配置备用部件的情况下，随着存储器容量的增大，存储单元的缺陷不均衡地发生的概率相当高，故为了确保高的成品率，不可避免地要增加在各个存储体中所含的备用部件的个数，作为结果，将引起芯片面积的激增。

即，如上所述，在备用部件只能覆盖狭窄的范围的情况下，为了使得即便是在缺陷不均衡地集中于存储单元阵列的一部分内的情况下也可以对缺陷单元进行补救，就必须在每一个狭窄的单元阵列区域内设置备用部件。作为芯片整体来看，由于结果就变成为要在芯片中组装进大幅度地超过了每一个芯片的平均缺陷个数的备用部件个数，故将使面积效率恶化。

此外，在使备用部件和熔丝组1对1地对应的现有方式中，随着备用部件个数的增加，熔丝组的个数也将增加。但是，一般说，由于熔丝组比起备用部件来需要更大的面积，故冗余电路的面积效率大大地降低。

对于这样的事态，有这样的手法：把超过了存储单元全体的缺陷设想个数的熔丝组的个数，抑制得比总的备用部件的个数少。作为其具体例，采用使与各个存储体内的多个备用行译码器的对应信息关系含于各个熔丝组内的办法，使得没有必要再使各个熔丝组与备用部件1对1地对应。

就是说，在现有的DRAM内，有这样的构成：把单元阵列全体分割成16个存储体，为应付不合格不均衡地存在的情况，在各个存储体内设置8个备用部件，在把整个单元阵列中的平均缺陷个数设想为约20个的情况下，借助于比总备用部件个数128还少的28个熔丝组，使得无论是在不合格均一地分散的情况下还是不均衡地存在的情况下都可以对付。但是，由于具有总数128个备用部件，故不能说备用部件的面积效率是高的。

然而，虽然具有与存储器容量的增大成比例，存储体个数也增加的倾向，但今后，倾向是存储体个数的增加的必要性不一定增大，与存储器容量的增大比较起来存储体个数的增加率钝化。对此，由于在位线长度和字线长度上存在着上限，故构成存储体的子阵列在其大小上存在着上限，其个数有增加的倾向。与这样的倾向相对应，结果就变成为采用这样的构成：存在着虽然在某一存储体被激活时属于该存储体但却处于非激活状态的子阵列。