[发明专利]蚀刻底层抗反射层及制作布线沟槽的方法

说明书

技术领域

本发明涉及蚀刻底层抗反射层及制作布线沟槽的方法。

背景技术

随着半导体元件集成度提高，半导体元件的线宽越来越小，临界尺寸的控制也越来越重要。在光刻工艺中，由于晶片表面存在高低落差，因此在光刻胶覆盖于晶片表面时，会随着光刻胶的平坦化特性，造成光刻胶层厚度不一。而当光刻光线在光刻胶中行进时，在晶片表面的反射光与入射光则会形成增益性/损耗性干涉现象，因而产生所谓的摆动效应。上述光刻胶厚度不均与摆动效应，均会造成临界尺寸变化的不良效应。

由于越来越多高反射基板，如硅基板和金属基板的广泛使用，在深紫外光波段的反射问题都大过可见光波段，因此导致光刻胶层的驻波效应和凹缺效应更加严重，使得光刻程序的图案转移可靠度大幅降低。为了避免摆动效应，一般可以采用旋转涂布底层抗反射层(BARC，Bottom Anti-ReflectionCoating)而实现。一般的底层抗反射层可采用有机薄膜，因为有机薄膜中的有机成分可以吸收基板所反射的光线，以降低线宽的变异。在例如申请号为03131458.9的中国专利申请中还能发现更多与底层抗反射层相关的信息。因此，采用底层抗反射层可以有效地提高光刻的精度。

随着器件尺寸的越来越小，底层抗反射层的厚度对于器件尺寸的影响也越来越大，因而对于底层抗反射层的蚀刻控制也变得非常重要。特别在制作金属布线层的工艺中，由于目前普遍采用铜布线工艺，而铜布线工艺是先形成布线沟槽，而后在布线沟槽内形成铜布线的。因而无论底层抗反射层的厚度过高还是过低，都会影响光刻工艺的准确性，从而影响所形成的铜布线沟槽。目前，在涂布底层抗反射层的时候，通常是用旋转涂布的方法，这种方法会使得晶圆边缘的底层抗反射层的厚度与晶圆中心的底层抗反射层的厚度出现差异。而对底层抗反射层进行蚀刻的过程中发现，对于晶圆中心的蚀刻底层抗反射层的蚀刻速率要快于对于晶圆边缘的底层抗反射层的蚀刻速率，而这会导致晶圆边缘的底层抗反射层的厚度与晶圆中心的底层抗反射层的厚度的差异进一步加大。例如，参照图1所示，在底层抗反射层的蚀刻工艺之后，用于形成布线沟槽的半导体结构包括上下两层第一绝缘层1，以及上下两层第一绝缘层1之间的蚀刻停止层2，第二绝缘层3以及剩余的底层抗反射层4。在蚀刻底层抗反射层之后，就会进行制作铜布线沟槽的蚀刻工艺。例如，参照图2所示，要去除中间的两层第一绝缘层1中的上层第一绝缘层1来形成布线沟槽。那么通常是先蚀刻中间的两层第一绝缘层1的上层第一绝缘层1直到蚀刻停止层2停止。此时，晶圆中心的底层抗反射层4就会由于较薄，而在蚀刻上层第一绝缘层1时，也会同时蚀刻到沟槽内的底层抗反射层4。并且，由于控制时间反馈的延迟，在对上层第一绝缘层1蚀刻到达蚀刻停止层2时，通常还会继续向下蚀刻一段较小的时间。此时，蚀刻停止层2下方的下层第一绝缘层1也会被蚀刻到，而由于所述蚀刻对第一绝缘层1的蚀刻速率与对底层抗反射层4的蚀刻速率不同，就会在所述布线沟槽内形成图2所示的台面5，从而影响形成布线沟槽工艺的精度。

发明内容

本发明提供一种蚀刻底层抗反射层的方法及制作布线沟槽的方法，解决现有技术在形成布线沟槽工艺中会形成台面，从而影响布线沟槽工艺的精度的问题。

为解决上述问题，本发明提供一种蚀刻底层抗反射层的方法，包括在对晶圆上的底层抗反射层进行蚀刻时加入磁场，使得晶圆边缘的底层抗反射层的蚀刻速率快于晶圆中心的底层抗反射层的蚀刻速率。

可选的，所述蚀刻时加入磁场包括在蚀刻时加入作用于晶圆边缘，并且磁场方向与晶圆表面垂直的磁场。

可选的，所述蚀刻时加入磁场包括在蚀刻时加入作用于晶圆边缘，并且磁场方向与晶圆表面平行的磁场。

可选的，所述磁场的强度为20-30高斯，所述蚀刻的压力为80-100mT，所述蚀刻采用的蚀刻气体为氧气，所述氧气的流量为200-400sccm，所述蚀刻时采用的射频功率源的功率为300-360W。

本发明还提供一种制作布线沟槽的方法，包括蚀刻底层抗反射层的步骤，其中，在对晶圆上的底层抗反射层进行蚀刻时加入磁场，使得晶圆边缘的底层抗反射层的蚀刻速率快于晶圆中心的底层抗反射层的蚀刻速率。

可选的，所述蚀刻时加入磁场包括在蚀刻时加入作用于晶圆边缘，并且磁场方向与晶圆表面垂直的磁场。

可选的，所述蚀刻时加入磁场包括在蚀刻时加入作用于晶圆边缘，并且磁场方向与晶圆表面平行的磁场。

可选的，所述磁场的强度为20-30高斯，所述蚀刻的压力为80-100mT，所述蚀刻采用的蚀刻气体为氧气，所述氧气的流量为200-400sccm，所述蚀刻时采用的射频功率源的功率为300-360W。