[发明专利]叠加容量存储器及控制方法

权利要求书

1.一种叠加容量存储器，包括串联连接的第一闪存单元至第n闪存单元，其 特征在于，所述闪存单元包括，

序列输入信号端，用于执行所述闪存单元的复位操作；

序列输出信号端，用于在所述闪存单元完成复位操作后，向位于串联路 径上的下一个闪存单元的序列输入信号端传递复位操作指令；

扩展地址端，用于对应闪存单元完成复位操作后，将其所对应的扩展地 址与所述闪存单元获取的操作指令进行比较，所述闪存单元在所述扩展地址 端对应的扩展地址与所获取的操作指令匹配时，执行所获取的操作指令，所 述操作指令包括指令地址，所述操作指令与所述闪存单元对应的扩展地址匹 配，是通过所述指令地址和所述闪存单元对应的扩展地址匹配确定的。

2.如权利要求1所述的叠加容量存储器，其特征在于，所述闪存单元还包括 状态信号端，所有的闪存单元的状态信号端通过线或方式相连；位于所述串 联路径上的第一闪存单元的序列输入信号端接VCC，序列输出信号端接位于 串联路径上的第二闪存单元的序列输入信号端，所述第二闪存单元的序列输 出信号端接位于串联路径上的第三闪存单元的序列输入信号端...位于所述串 联路径上的最后一闪存单元的序列输入信号端接上一闪存单元的序列输出信 号端，所述最后一闪存单元的序列信号输出端浮空。

3.如权利要求2所述的叠加容量存储器，其特征在于，所述扩展地址的位数 根据下述公式确定：m＝log₂n，其中所述m为扩展地址的位数，所述n为闪存单 元的数量。

4.如权利要求3所述的叠加容量存储器，其特征在于，当所述闪存单元的数 量为4个时，所述最后一闪存单元为第四闪存单元，所述第一闪存单元的扩 展地址端对应的地址为“00”，所述第二闪存单元的扩展地址端对应的地址为 “01”，所述第三闪存单元的扩展地址端对应的地址为“10”，所述第四闪存 单元的扩展地址端对应的地址为“11”。

5.一种叠加容量存储器的控制方法，所述叠加容量存储器包括串联连接的第 一闪存单元至第n闪存单元，其特征在于，所述闪存单元根据序列输入信号 值执行复位操作，并在复位操作完成后，通过序列输出信号控制串联路径上 的下一个闪存单元的复位操作；所述闪存单元在所述复位操作完成后，在所 获取的操作指令与所述闪存单元对应的扩展地址匹配时，执行所获取的操作 指令，所述操作指令包括指令地址，所述操作指令与所述闪存单元对应的扩 展地址匹配，是通过所述指令地址和所述闪存单元对应的扩展地址匹配确定 的。

6.如权利要求5所述的叠加容量存储器的控制方法，其特征在于，若所述操 作指令与所述闪存单元对应的扩展地址不匹配，则忽略所述操作指令。

7.如权利要求6所述的叠加容量存储器的控制方法，其特征在于，所述扩展 地址的位数根据下述公式确定：m＝log₂n，其中所述m为扩展地址的位数，所 述n为闪存单元的数量。

8.如权利要求7所述的叠加容量存储器，其特征在于，当所述闪存单元的数 量为4个时，所述叠加容量存储器包括串联连接的第一闪存单元、第二闪存 单元、第三闪存单元、第四闪存单元，所述第一闪存单元的扩展地址端对应 的地址为“00”，所述第二闪存单元的扩展地址端对应的地址为“01”，所述 第三闪存单元的扩展地址端对应的地址为“10”，所述第四闪存单元的扩展地 址端对应的地址为“11”。