[发明专利]高压平面功率MOS器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造工艺方法，特别是涉及一种高压平面功率MOS器件的制造方法。

背景技术

平面型功率MOS器件往往具有几百伏甚至上千伏的击穿电压。在器件的制造工艺中通常的作法是采用沟道体和源区两块光刻板。在沟道体自对准离子注入后高温推结形成沟道，然后进行源区自对准离子注入，并再次热推进后形成双扩散MOS管的元胞。这种工艺方法会造成源区与栅区较大面积重叠，增大寄生电容，降低平面型功率MOS器件的频率响应。

发明内容

本发明要解决的技术问题是提供一种高压平面功率MOS器件的制造方法，能够有效降低寄生电容，提高器件的频率响应，并且能够降低器件的制造成本。

为解决上述技术问题，本发明的高压平面功率MOS器件的制造方法是采用如下技术方案实现的，

在栅隔离氧化层和栅区的表面淀积一层氮化硅，然后在所述栅区的两侧形成氧化硅侧墙，在相邻的两个氧化硅侧墙之间用光刻胶定义出源区，进行源区的自对准离子注入，形成源区；

保留光刻胶，采用湿法刻蚀去除所述的氧化硅侧墙，进行沟道体的自对准离子注入，形成沟道体；在源区与沟道体的自对准离子注入过程中共用一块光刻板，以实现源区与沟道体的完全自对准；

去除所述光刻胶，对所述源区和沟道体同时实施热推进，实现一步推进形成平面MOS管的元胞。

由于采用本发明的方法，通过共用一块光刻版，通过氧化硅侧墙实现沟道体和源区的完全自对准工艺，仅用一步热推进形成高压平面功率MOS管的元胞，这样能够降低源区与栅区的重叠面积从而降低寄生电容，提高高压平面功率MOS器件频率响应，而且可以降低制造成本。

本发明的工艺方法简单、可控，器件性能好、成本低，具有很强的可制造性。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明的方法中源区的自对准注入示意图；

图2是本发明的方法中沟道体的自对准注入示意图；

图3是本发明的方法中源区、沟道体的热推进形成平面型功率MOS器件的元胞示意图；

图4是本发明的方法工艺流程示意图。

具体实施方式

本发明的高压平面功率MOS器件的制造方法如图4所示，具体实现的步骤如下：

步骤301，参见图1所示。所述的高压平面功率MOS器件是以重掺杂衬底上的轻掺杂外延片作为衬底，依次形成重掺杂保护环和沟道体欧姆接触、栅隔离氧化层、形成在栅隔离氧化层上的多个间隔设置的栅区；在栅隔离氧化层和栅区的表面淀积一层氮化硅，所述氮化硅层包覆所述栅区。在所述栅区的两侧形成的氧化硅侧墙，该氧化硅侧墙用于后续步骤中进行沟道体注入时，实现沟道体与源区的完全自对准。在相邻的两个氧化硅侧墙之间用光刻胶定义出源区，进行源区的自对准离子注入，形成源区。

步骤302(参见图2)，保留光刻胶，采用湿法刻蚀去除所述的氧化硅侧墙，进行沟道体的自对准离子注入，形成沟道体；在源区与沟道体的自对准离子注入过程中共用一块光刻板，以实现源区与沟道体的完全自对准；

步骤303，结合图3所示。去除所述光刻胶，对所述源区和沟道体同时实施热推进，实现一步推进形成平面MOS管的元胞。

本发明的方法还可以通过调整栅极多晶硅的高度，来控制氧化硅侧墙的宽度，进而精确控制沟道体的长度，这样无需额外增加热预算来控制沟道体长度(栅极多晶硅高度增加时，侧墙的宽度变宽，栅极多晶硅高度降低时，侧墙的宽度变窄)。

以上结合附图比较直观的描述了本发明的整个工艺流程。在各工艺步骤的描述过程中所述的具体实现方式只是为了便于理解本发明，而并非构成对本发明的限制。在不脱离本发明原理的情况下，本发明的保护范围应包括那些对于本领域的技术人员来说显而易见的变换或替代以及改形。