[发明专利]高速维特比译码器幸存路径管理模块

说明书

技术领域

本发明涉及一种高速维特比(Viterbi)译码器幸存路径管理模块，属于集成电路设计和数字信号处理的技术领域。

背景技术

纠错码和差错控制技术在我们的生活里扮演了越来越重要的角色，其中卷积码由于其出色的纠错性能而得到了广泛使用，如在W-CDMA，DVB-S，DVB-T，IEEE802.11系统中都使用了卷积编码。维特比译码算法是卷积码的一种概率译码算法，通过在编码器网格图上寻找最终幸存路径可以得到译码的输出。因此对于高速系统，一个具有高速与低译码延迟的译码器就显得非常必要。传统的维特比译码器幸存路径管理模块含三个子模块：寄存器交换读写模块，输出控制模块和存储器模块，见图1，采用分段执行的混合式前向回溯(HybridTrace Forward(HTF))的方式，将译码深度X分成4段，每段长为译码深度X的1/4，在每进行1/4X时刻后，将HTF得到的结果在寄存器组里保存起来，然后当译码长度超过X时，就可以将保存的这些数据取出来寻找开始回溯的初始点。译码深度指当译码器接收到多少数据之后开始输出结果。具体实现的方法是将输入数据送入寄存器交换读写模块进行寄存器组的交换读写，同时也写入到存储器模块中。输出控制模块通过地址线Address、控制信号Set和RD来从寄存器交换读写模块或存储器模块中选择需要的数据，完成译码输出。但是传统的维特比译码器的幸存路径管理模块需要频繁地读写存储器模块，存在着较大的译码延迟，导致译码速度受到限制。

发明内容

本发明要解决的技术问题是推出一种高速维特比译码器幸存路径管理模块，该模块在不增加功耗的前提下提高译码速度。

为解决上述的技术问题，本发明采用以下的技术方案。所述的管理模块含两个子模块：寄存器交换读写模块和输出控制模块，采用固定段长的HTF的方式，将译码深度X分为若干段，每段的长度恒定为6位。这样每执行一次HTF之后，存在该寄存器之中的数据就是经过当前该状态的幸存路径在前6个时刻的状态点。到输出的时候，只需直接追踪到正确的最初寄存器加以输出。在以上的过程中，因为省去了每段的回溯过程，所以可省去判断位元的存取和存储器模块。

现结合附图详细说明本发明的技术方案。

一种高速维特比译码器幸存路径管理模块，由寄存器交换读写模块1和输出控制模块2组成，寄存器交换读写模块1由寄存器组11、12，控制模块13，寄存器锁存14组成，6位寄存器组11、12的每一组含64个6位寄存器，控制模块13是两组寄存器组交换的转移电路，是根据状态转移路径得到的单向传输门，使一个寄存器组中的任一个寄存器可将其存储内容单向传输到另一个寄存器组的任一个寄存器中，64个寄存器的转移路径可以选择，寄存器组11有三个输入端、一个输出端和一个双向输入输出端，所述的三个输入端为clk，rst，set端，所述的一个输出端为out端，所述的一个双向输入输出端为chn端；寄存器组12有两个输入端和一个双向输入输出端，所述的两个输入端为clk，rst端，所述的一个双向输入输出端为chn端，控制模块13有两个输入端和两个双向输入输出端，所述的两个输入端为clk，in端，所述的两个双向输入输出端为chn_a，chn _b端，寄存器锁存14有四个输入端和一个输出端，所述的四个输入端为clk，RD，in，addr端，所述的一个输出端为out端，寄存器组11的chn端与控制模块13的chna端相连，寄存器组12的chn端与控制模块的chnb端相连，寄存器组11的out端与寄存器锁存14的in端相连，寄有器组11的clk端、寄存器组12的clk端、控制模块13的clk端和寄存器锁存14的clk端连接后作为寄存器交换读写模块1的clk端，寄存器组11的rst端和寄存器组12的rst端连接后作为寄存器交换读写模块1的rst端，控制模块13的in端作为寄存器交换读写模块1的din端，寄存器组11的set端作为寄存器交换读写模块1的set端，寄存器锁存14的addr端作为寄存器交换读写模块1的addr端，寄存器锁存14的RD端作为寄存器交换读写模块1的rd端，寄存器锁存14的out端作为寄存器交换读写模块1的d_out端，输出控制模块2由控制21、数据选择22和输出缓存23组成，控制21有两个输入端和六个输出端，所述的两个输入端为clk，rst端，所述的六个输出端为clk1，clk2，outclk，set，RD，TB_EN端，数据选择22有五个输入端和两个输出端，所述的五个输入端为clk1，clk2，TB_EN，in，initstate端，所述的两个输出端为addr，out端，输出缓存23有两个输入端和一个输出端，所述的两个输入端为clk，in端，所述的一个输出端为out端，控制21的clkl、clk2和TB_EN端分别与数据选择22的clk1、clk2和TBEN端相连，控制21的Out_clk端与输出缓存23的clk端相连，数据选择22的out端与输出缓存23的in端相连，控制21的clk端作为输出控制模块2的clk端，外部的reset信号接到控制21的rst端作为输出控制模块2的rst端，数据选择的in端作为输出控制模块2的d_in端，数据选择22的initstate端作为输出控制模块2的init端，控制21的set端作为输出控制模块2的set端，控制结构的RD端作为输出控制模块2的rd，数据选择22的addr端作为输出控制模块2的addr端，输出缓存23的out端作为输出控制模块2的do_ut端，寄存器交换读写模块1的d_out端与输出控制模块2的d _n端连接，寄存器交换读写模块1的addr端与输出控制模块2的addr端连接，寄存器交换读写模块1的set端与输出控制模块2的set端连接，寄存器交换读写模块1的rd端与输出控制模块2的rd端连接，寄存器交换读写模块l的clk端与输出控制模块2的clk端连接后作为所述的管理模块的时钟输入端Clock，寄存器交换读写模块1的d_in端作为所述的管理模块的数据输入端Data_in，寄存器交换读写模块1的rst端和输出控制模块2的rst端连接后作为所述的管理模块的复位输入端Reset，输出控制模块2的init端作为所述的管理模块的初始状态信号输入端Init State，输出控制模块2的En端作为所述的管理模块的使能控制信号输入端En，输出控制模块2的数据出端d_out作为所述的管理模块的输出端Out。