[发明专利]一种卷积码译码方法及装置有效
| 申请号： | 200910090489.5 | 申请日： | 2009-08-13 |
| 公开（公告）号： | CN101997553A | 公开（公告）日： | 2011-03-30 |
| 发明（设计）人： | 刘念;陈晓华;孙耀辉 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | H03M13/23 | 分类号： | H03M13/23 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 许静 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种卷积码译码方法及装置。所述装置包括支路度量计算单元，用于计算支路度量值；累计度量存储单元，用于存储幸存路径度累计度量值；加比选计算单元，用于进行累加-比较-选择运算；溢出处理单元，用于在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值做减法运算；幸存路径存储单元，用于存储幸存路径；回溯控制单元，用于对幸存路径进行回溯并输出译码结果。本发明所述方法及装置能够解决幸存路径度量值在累加过程中的溢出问题。 | ||
| 搜索关键词： | 一种 卷积码 译码 方法 装置 | ||
【主权项】：
一种卷积码译码装置，其特征在于，包括：支路度量计算单元，用于计算不同校验码组合对应的支路的支路度量值；累计度量存储单元，用于存储幸存路径累计度量值；加比选计算单元，用于从所述累计度量存储单元读出存储的幸存路径累计度量值，将所述幸存路径累计度量值与所述支路度量计算单元计算出的支路度量值进行累加，比较累加后得到的新路径度量值，选择其中一个较大者更新所述累计度量存储单元用于下次加比选迭代计算，并在迭代计算完成后选择输出幸存路径和最终的幸存路径累计度量值；溢出处理单元，用于在累加过程中根据累计度量值最高位的状态变化，产生减法使能信号，控制所述加比选计算单元对幸存路径累计度量值做减法运算；幸存路径存储单元，用于存储所述加比选计算单元选择的幸存路径；回溯控制单元，用于对幸存路径进行回溯并输出译码结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910090489.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种永磁动力机
- 下一篇：一种反射式液晶显示面板
- 同类专利
- 一种边输入/边译码/边输出的编译码器结构-201310159417.8
- 傅雄军;袁大森;卢继华;李祥明;李利军;黄承飞 - 北京理工大学
- 2013-05-03 - 2019-09-24 - H03M13/23
- 本发明涉及一种边输入/边译码/边输出编译码器结构的即时译码技术，属于无线通信信号处理与信道编译码技术领域。本发明提出了一种“边输入/边译码/边输出的编译码器结构”，具体的，采用卷积编码结合维特比译码实现“边输入/边译码/边输出”的编译码器结构。采用这种编译码器结构进行编译码无需等待全部编码符号输入译码器，而是部分信道符号输入译码器就开始工作，并随着信道数据的不断输入，译码器源源不断输出解码符号。其规则结构使得编译码器实现得以简化，降低了卷积码的编译码复杂度，基于流水线结构的迭代译码器，实现了编译码器的低延时。
- 一种改进的软输出咬尾卷积码译码方法-201610643446.5
- 平磊;曹明星;白宝明;孙韶辉;王加庆 - 西安电子科技大学
- 2016-08-08 - 2019-07-16 - H03M13/23
- 本发明公开了一种改进的软输出咬尾卷积码译码方法，具体步骤：(1)获得对数似然比序列；(2)计算分支度量；(3)计算前向度量；(4)计算后向度量；(5)计算信息位对数似然比值组成对数似然比序列；(6)判决。本发明对分支度量进行一次计算，对前向度量和后向度量进行两次计算，再利用拼接，将对数似然比进行组合计算，复杂度较低，且提高了译码性能。本发明将计算信息位对数似然比序列作为软输出，使得本发明能将咬尾卷积码作为内码在整个系统中与外码进行迭代，扩展了应用价值。
- 咬尾卷积码的译码方法-201610647535.7
- 白宝明;曹明星;平磊;孙韶辉;王加庆 - 西安电子科技大学
- 2016-08-09 - 2019-07-16 - H03M13/23
- 本发明公开了咬尾卷积码的一种改进译码方法，主要解决现有技术复杂度过高的问题。其技术方案是：初始化所有初始状态的度量值，设置为0；将接收到的k组信息进行第一次Viterbi译码；在第一次译码的最后度量的基础上进行第二次Viterbi译码；然后从第二次译码的最后的状态开始回溯，将回溯到的第k位到第k+m位作为译码的前m比特输出，第m位到第k‑1位作为后面的k‑m位译码比特输出，将第二次译码的前m比特和第一次译码的后k‑m比特作为译码输出，共k比特。本发明将接受的数据进行两次Viterbi译码，提高了最后的判决状态的可靠性，大大降低了译码复杂度，可用于5G的mMTC和URLLC场景中。
- 译码方法和装置-201410028585.8
- 费德林·谢尔盖;特雷菲洛夫·米哈伊尔;魏岳军 - 华为技术有限公司
- 2014-01-22 - 2019-04-12 - H03M13/23
- 本发明公开了一种译码方法和装置。该方法包括：在咬尾卷积码的所有时刻的所有状态中确定初始状态，该所有时刻的个数由该咬尾卷积码的原始信息序列的序列长度K确定，该所有状态的个数由编码器的移位寄存器个数确定，该咬尾卷积码由该原始信息序列经由该编码器编码获取；根据该初始状态对该咬尾卷积码进行LVA译码获取Lc个码字，该初始状态对应该原始信息序列的第L个比特；将该Lc个码字分别循环右移L位或循环左移K‑L位；根据循环移位后的码字获取译码结果。本发明实施例的译码方法和装置，能更准确地找到初始状态，降低译码复杂度，从而能够提高译码性能。
- 一种网格状脉冲间隔编码方法-201510375688.6
- 陈伟;伍瑞卿;顾庆水;江佩佩 - 电子科技大学
- 2015-06-30 - 2019-03-08 - H03M13/23
- 本发明涉及一种网格状脉冲间隔编码方法，所述方法是通过对N比特的原始脉冲间隔编码数据中的
比特进行卷积编码而将N比特的脉冲间隔编码数据转换成N+1比特的脉冲间隔编码数据；并且将N+1比特的脉冲间隔编码的码元集合划分为若干码元子集，使若干码元子集与N+1比特的脉冲间隔编码数据形成一定的映射关系，并根据该映射关系，将N比特的脉冲间隔编码数据转换成N+1比特的网格状脉冲间隔编码数据；从而最大化脉冲信号间的时间距离，获得显著的编码增益，并提高对信道带宽的利用。
- 无尾卷积码-201780036570.8
- J·M·林;Y·杨;J·B·索里亚加 - 高通股份有限公司
- 2017-06-03 - 2019-02-05 - H03M13/23
- 本公开的某些方面涉及用于提高解码性能和/或减小解码复杂度的技术和装置。一种示例性方法一般包括经由无线介质接收使用具有已知开始状态的无尾卷积码(TLCC)编码的码字，评估源自该TLCC的该已知开始状态的穿过网格解码器的解码候选路径集，针对多个解码候选路径中的每一者执行从相应结束状态到该已知开始状态的回溯追踪，以及至少部分地基于在执行该回溯追踪之时所生成的路径度量来选择这些解码候选路径中的一者。TLCC的特征在于被编码成不具有导致未知结束状态的网格端接/尾序列。
- 一种基于概率Turbo译码器的概率计算单元-201610334985.0
- 张珍兵;胡剑浩;陈杰男 - 电子科技大学
- 2016-05-19 - 2019-01-29 - H03M13/23
- 本发明公开了一种基于概率Turbo译码器的概率计算单元，所述概率计算单元中的概率加法器包括第一输入模块、第一全加器、第一寄存器、第一或门、第二或门及第三或门；所述第一输入模块与所述第一全加器连接；所述第一寄存器与所述第一全加器连接，存储饱和进位结果；所述第一寄存器对所述第一全加器进行正反馈，并与所述第一或门连接；所述第一或门实现对饱和进位结果是否大于0的判决功能；所述第二或门与所述第一输入模块连接，实现对当前译码时刻输入随机比特是否大于0的判决功能；所述第三或门连接所述第一或门及所述第二或门，输出概率加法器结果序列，同时对所述第一全加器进行负反馈。此概率计算单元具有精度高和快速收敛的特点。
- 一种基四算法下的加比选计算方法和装置-201510571691.5
- 赵旭莹;王晓琴;吴军宁;田燕 - 北京思朗科技有限责任公司
- 2015-09-09 - 2018-11-27 - H03M13/23
- 本发明公开了一种基四算法下的加比选计算方法，该方法包括：分支度量值与相应的状态度量值相加，得到四个临时状态度量值；四个临时状态度量值两两进行比较，同时，四个临时状态度量值分别减去前一时刻的某一状态度量值，得到规约运算后的状态度量值；根据比较的结果，从规约运算后的四个状态值中选择最大/最小的一个，作为新的状态度量值。本发明还公开了一种基四算法下的加比选计算装置。本发明能够降低译码单元的关键路径延迟，提高译码速率，进而提升整个系统的译码性能。
- 一种基于卷积神经网络的串行抵消列表译码参数优化方法-201810737117.6
- 李世宝;卢丽金;潘荔霞;刘建航;黄庭培;陈海华;邓云强 - 中国石油大学（华东）
- 2018-07-06 - 2018-11-23 - H03M13/23
- 本发明提供了一种基于卷积神经网络的串行抵消列表译码参数优化方法，所述方法首先从收集、整理样本数据开始；然后以样本数据的特点及大小作为依据进行建模，并采用反向传播算法来训练网络；然后再将由接收信号计算得到的似然比输入到已完成训练的卷积神经网络中，输出Q；最后将L初始化为Q，执行串行抵消列表译码算法。该方法通过将卷积神经网络技术与极化码译码技术进行结合，避免了不必要的计算操作，从而极大降低了极化码的译码复杂度。
- 一种Turbo迭代译码方法和译码装置-201410796237.5
- 王晓琴;赵旭莹;吴军宁 - 北京思朗科技有限责任公司
- 2014-12-18 - 2018-06-15 - H03M13/23
- 本发明公开了一种Turbo迭代译码方法及译码装置，装置包括第一子译码器、第一交织器、第二交织器、第二子译码器、第一解交织器、第二解交织器、硬判决单元和译码差异判决单元。本发明的方法包括两个软输入软输出的子译码器对系统信息、第一校验信息和第二校验信息的迭代译码以及译码差异判决单元依据两个子译码器的输出比特软信息的差异进行的迭代停止判决。本发明可以有效降低接收信号质量较差时的译码迭代次数，降低译码复杂度，节省硬件和时间开销，进而提高整个系统的性能。 1
- 一种低硬件复杂度的交织器-201410849482.8
- 陆许明;徐永键;张家浩;谭洪舟 - 中山大学花都产业科技研究院
- 2014-12-30 - 2018-05-25 - H03M13/23
- 本发明公开了一种低硬件复杂度的交织器，包括：数据地址生成模块，用于生成读写地址；参数查找表模块，该参数查找表模块内寄存着一系列参数，用于生成地址；时序控制模块，用于控制输入输出时序，以实现在一个时钟下完成断点写入和连续读出；乒乓RAM存储模块，该乒乓RAM存储模块通过乒乓操作，将数据写入与读出同时进行；控制该交织器工作的总控制模块；所述数据地址生成模块与参数查找表模块、时序控制模块、乒乓RAM存储模块连接，所述时序控制模块还与参数查找表模块连接，所述总控制模块还与时序控制模块、乒乓RAM存储模块连接。本发明通过一次性读写操作完成整个交织的功能，并且满足向下兼容、能够断点输入、可进行复用的特点。
- 卷积码解码方法及装置-201110162650.2
- 陈侃浩 - 中兴通讯股份有限公司
- 2011-06-16 - 2017-12-12 - H03M13/23
- 本发明公开了一种卷积码解码方法及装置，其中，卷积码解码方法包括生成卷积码解码表，该卷积码解码表包括待编码的二进制数据和该二进制数据对应的二进制卷积码；根据卷积码解码表对待解码数据进行解码。通过本发明，解决了现有解码方法实现复杂、运算量大的问题，进而达到了实现简单、减少解码运算量、提高解码速度的效果。
- 译码处理方法及译码器-201310230966.X
- 熊杰;魏岳军;徐鹰 - 华为技术有限公司
- 2013-06-09 - 2017-11-28 - H03M13/23
- 本发明实施例提供一种译码处理方法及译码器，该方法包括获取咬尾卷积码生成矩阵GTBCC与单位阵I的联合生成矩阵G，并获取软输出译码器输出的预译码软值序列和硬判序列；根据所述联合生成矩阵G、所述预译码软值序列以及所述硬判序列，进行咬尾卷积码排序统计译码，获得译码处理结果。本发明实施例可以提高译码性能。
- 咬尾卷积译码系统-201621322677.8
- 宋新飞;赵文俊;张强;韩靖楠 - 中国人民解放军九三四六九部队;中国人民解放军空军第一航空学院
- 2016-12-05 - 2017-10-24 - H03M13/23
- 本实用新型公开了一种咬尾卷积译码系统，包括编码器模块和译码器模块，所述编码器模块从数据接收器模块接收数据帧，经过编码后的数据帧通过所述译码器模块译码后传给数据输出器模块，译码器模块包括幸存路径存储单元、分支度量单元、比较单元、控制器单元、正序译码单元和逆序译码单元，所述正序译码单元通过幸存路径存储单元与分支度量单元连接，分支度量单元通过比较单元与所述控制器单元连接，所述控制器单元分别与正序译码输出口和所述逆序译码单元连接，所述逆序译码单元与逆序译码输出口连接，所述分支度量单元用于找出正序译码单元译码过程中最优路径产生的分支度量值。本实用新型能够降低数据帧的误码率，提高系统性能，增强系统的稳定性。
- 多通道时分复用卷积译码的方法-201710022508.5
- 卢欧欣 - 西南电子技术研究所（中国电子科技集团公司第十研究所）
- 2017-01-12 - 2017-07-07 - H03M13/23
- 本发明公开的一种多通道时分复用卷积译码的方法，旨在提供一种资源占用率小，能降低数据传输误码率的卷积译码的方法，本发明通过下述技术方案予以实现各通道采用乒乓缓存的方式对其数据进行缓存，通道间时分复用同一个卷积译码器对其缓存数据进行译码。缓存时，若缓存数据量达到门限值则拉高数据存满标识，再由轮询控制电路调度卷积译码器电路完成对该路缓存段数据的译码。译码器电路在译码时，设置缓存区域用于存储模糊判决前的数据，当误码率统计次数达到预置值时，对各类模糊进行判决并选择输出。译码器电路的输出依据通道标识，经过数据拼接处理后由相应的通道输出，完成各通道数据的卷积译码。
- 一种卷积码译码方法和装置-201210586891.4
- 徐兵 - 联芯科技有限公司
- 2012-12-28 - 2017-06-13 - H03M13/23
- 本发明涉及信道编译码领域，公开了一种卷积码译码方法和装置。本发明中，在进行Viterbi译码过程中，利用译码过程中的信息，结合CRC校验信息进行二次校验，不是仅仅依靠CRC校验进行检错，从而降低卷积码译码的虚警概率。
- 卷积码译码器输入信息的控制方法和装置-201310277921.8
- 秦信江;巫戈明 - 展讯通信（上海）有限公司
- 2013-07-03 - 2017-04-26 - H03M13/23
- 一种卷积码译码器输入信息的控制方法和装置，所述控制方法包括所述当前执行周期写入输入信息的存储单元至所述存储空间的最后一个存储单元总的个数小于等于M‑1时，复制所述当前执行周期写入的输入信息并进行存储，其中，所复制的输入信息，按照复制的先后顺序，依次存储在所述存储空间中第一存储区域的存储单元中，同时覆盖所述存储单元中原有的输入信息；所述当前执行周期写入输入信息的存储单元为所述存储空间的最后一个存储单元时，下一执行周期写入输入信息的存储单元为与上一次存储所述复制的输入信息的存储单元相邻的下一存储单元。应用本发明所述的控制方法，可以使用通用的卷积码译码器进行译码，减少卷积码译码器的制作成本。
- 一种并行编码和交织的通信传输方法-201510646123.7
- 罗艺华;钱骅;朱正航 - 上海无线通信研究中心;中国科学院上海微系统与信息技术研究所
- 2015-10-08 - 2017-04-19 - H03M13/23
- 本发明提供了一种并行编码和交织的通信传输方法，包括步骤S1、以整帧为单位按并行度N对数据进行并行编码；S2、将编码后的数据打孔后存入缓存池中；S3、从所述缓存池中读取数据并以交织符号比特数K对数据进行符号划分；并按并行度2N对数据进行交织，并将待交织的数据存入对应存储器中；S4、利用交织地址读取所述存储器中的数据，并将数据输出。本发明将N bit并行编码器、2N bit缓存池和并行交织器一起组成整体。该并行编码，并行交织整体可灵活适配多种不同的码率，不同的数据率，大大提高了发送端的数据吞吐率。且系统设计简单易行，消耗资源少，可扩展性强，特别适合FPGA平台上设计实现工作。
- 一种低资源消耗的多参数可配置Viterbi译码器-201621063506.8
- 虞致国;谢益祺;石乔林;顾晓峰 - 江南大学
- 2016-09-19 - 2017-04-12 - H03M13/23
- 本实用新型涉及一种低资源消耗的多参数可配置Viterbi译码器，包括输入配置单元，用于将译码输入标准化；标准码计算单元，用于计算标准卷积码；分支度量计算单元，用于计算分支度量值；网格运算单元，用于重构网格图，并计算状态度量值和幸存路径；状态度量存储比较单元，用于存储并比较状态度量值，计算回溯索引值；幸存路径存储单元，用于存储幸存路径；回溯单元，用于根据幸存路径和回溯索引值重建译码序列。本实用新型中标准码计算单元使用迭代运算的方法，降低了资源消耗，并支持3‑9的可变约束长度、任意输入的可变约束多项式和1/2、1/3、1/4的可变码率，可用于多种通信协议中的信道解码工作。
- 卷积交织/解交织的实现方法及装置-201410157910.0
- 黄戈;梁伟强;王白羽;钱宏达;李瑞;郑成根;江陶;柯仙胜;薛亚萍 - 上海高清数字科技产业有限公司
- 2014-04-18 - 2017-03-22 - H03M13/23
- 本发明提出了一种提高总线效率和降低DDR带宽的卷积交织/解交织实现方法和装置，其至少包括根据发送/接收系统交织传输速率计算出DDR最小占用带宽；根据卷积交织参数计算出最小占用带宽时所需DDR存储空间；根据DDR参数、AXI总线参数、交织参数计算出数据整形存储器参数以及产生Local地址、AXI总线连读或连写长度范围；根据产生的数据整形存储器参数,local地址规则，转换到AXI总线地址，完成和DDR的数据交互；该方法以降低DDR带宽和提高总线效率为优先考量，对存储规则和读写地址进行特殊设计，使得将交织对DDR带宽的占用最小化，同时大幅提高总线的读写效率。
- 应用于一卷积编码信号的解码方法-201510540472.0
- 顾育先 - 晨星半导体股份有限公司
- 2015-08-28 - 2017-03-08 - H03M13/23
- 本发明提供一种应用于一卷积编码信号的解码方法，该方法包含下列步骤(a)以一第一调整因子调整一第一输入信息，以产生一第一先验信息；(b)依据一系统信息与该第一先验信息对该卷积编码信号进行解码，产生一第一外部信息；(c)以一第二调整因子调整一第二输入信息，以产生一第二先验信息，其中该第二调整因子是依据该第一外部信息与该第一先验信息而产生；以及，(d)依据该系统信息与该第二先验信息对该卷积编码信号进行解码，产生一第二外部信息。其中，步骤(b)和(d)其中之一更产生一后验信息以作为一解码结果。
- 具有速率匹配的高计算效率的卷积编码-201310361555.4
- J-F.程 - 艾利森电话股份有限公司
- 2008-06-06 - 2017-03-01 - H03M13/23
- 一种差错编码电路，包括非系统性卷积编码器，用于对输入比特流进行编码以产生两组或更多组奇偶校验比特；交织器电路，用于对每组奇偶校验比特内的奇偶校验比特进行交织；以及速率匹配电路，用于输出选定数目的交织的按组排序的奇偶校验比特以获得期望码率。
- 一种结构化LDPC卷积码构造编码方法-201310138045.0
- 刘星成;穆丽伟 - 中山大学
- 2013-04-19 - 2017-02-22 - H03M13/23
- 本发明公开了一种具有快速编码特性的结构化LDPC卷积码编码方法，其步骤为输入参数q，n，生成有限域GF(q)上码长为n的MDS码；输入参数R，生成矩阵WQC，对矩阵WQC中每个非零元素进行二元扩散，生成矩阵HQC，根据环同构原理，由HQC生成矩阵Hconv(D)；t时刻输入信息码字ut，t时刻前n‑J个编码比特可由式(I)获得，t时刻其它编码比特可由式(II)获得，根据上述步骤获得t时刻编码码字vt＝[vt(I)，...，vt(n)]。本发明提出的编码方法具有可直接由奇偶校验矩阵进行快速编码，节省存储空间，提高编码速度，性能优异等优点。
- 一种咬尾卷积码译码方法-201110202238.9
- 王晓涛;钱骅;徐景;黄浩;杨旸 - 上海无线通信研究中心
- 2011-07-19 - 2017-02-22 - H03M13/23
- 本发明公开了一种咬尾卷积码译码方法，该方法基于循环维特比译码算法，根据接收到的软信息序列，通过迭代对不可能的起始状态逐一排除，最终寻找到最优咬尾路径。本发明通过多次迭代将所有不可能的状态排除，只有和接收序列最相似的咬尾路径的起始状态才幸存下来，最后算法收敛到最优的咬尾路径输出；此外，它还通过得到的幸存咬尾路径来更新最大似然咬尾路径的度量值或者从起始状态中将不可能的起始状排除，有效地解决了循环陷阱问题导致的算法不收敛性，解决了咬尾卷积码没有实用的最优译码算法的困境，降低了现有译码方案的复杂度。
- 一种关于分组马尔可夫叠加编码的两阶段译码方法-201410132068.5
- 马啸;梁楚龙;庄秋涛;白宝明 - 中山大学
- 2014-03-28 - 2017-02-15 - H03M13/23
- 本发明属于数字通信和数字存储领域，特别涉及一种关于分组马尔可夫叠加编码的两阶段译码算法，其对应由输入k长输出n长的基本编码器构造的记忆为m的分组马尔可夫叠加编码，用于从L+m个均为n长的接收向量y(0)…y(L+m‑1)中恢复经过叠加编码的L组均为k长的二元信息序列u(0)…u(L‑1)，对于延迟为d的第一阶段译码，包括以下步骤对于t＜d，把中间结果初始化为全零序列。对于t≥d，首先，若t＜L+d，执行第一阶段译码，得到n长译码结果接着，若t≥d+m，进行第二阶段译码1)干扰移除从接收向量中移除中间结果得到关于信息u(t‑d‑m)的m+1个向量2)基本码译码把m+1个向量结合为一n长向量送入基本码译码器，得到k长译码结果
- 一种基于分组马尔可夫叠加编码的多码率码编码方法-201410132013.4
- 马啸;胡竞男;梁楚龙;白宝明 - 中山大学
- 2014-03-28 - 2017-02-15 - H03M13/23
- 本发明属于数字通信和数字存储领域，特别涉及一种基于分组马尔可夫叠加编码的多码率码编码方法，用于将长度为K＝kBL的二元信息序列编码为长度为nB(L+mk)的码字其中n>1，k取值{1，2，…，n‑1}，即码率集合为{1／n，2／n，…，(n‑1)／n}，L为等长kB序列分组的数量，mk是每个码率为k/n的子码的记忆长度，包含以下步骤首先，信息序列划分为L个等长分组对于t=‑1，‑2，…，‑(mk‑1)，‑mk，把长度为nB的序列初始化；然后，在t=0，1，…，L‑1时刻，将长度为kB的序列分成B组送入由n维方阵H定义的变换进行编码，得到长度为nB的编码序列v‾(t)=(v0(t),v1(t),...,vnB-1(t)),]]>并结合计算码字的第t个子序列本发明提出的多码率码设计简单、码率范围广且性能优越。
- 一种分组马尔可夫叠加编码方法-201310019348.0
- 马啸;梁楚龙;黄科超;庄秋涛 - 中山大学
- 2013-01-17 - 2016-11-09 - H03M13/23
- 本发明属于数字通信和数字存储领域，特别涉及一种分组马尔可夫叠加编码方法，用于将长度K＝kL的信息序列u编码为码字c，包括以下步骤：首先，将信息序列u划分为L个等长分组u＝(u(0)，u(1)，…，u(L‑1))，同时对于t＝‑1，‑2，…，‑(m‑1)，‑M，把长度为n的序列v(t)初始化；然后，在t＝0，1，…，L‑1时刻，将长度为k的序列
送入编码器C进行编码，得到长度为n的编码序列
并结合v(t‑1)，v(t‑2)，…，v(t‑m)计算码字c的第t个子序列c(t)。
- 卷积编码的解码方法-201510078183.3
- 顾育先 - 晨星半导体股份有限公司
- 2015-02-13 - 2016-10-05 - H03M13/23
- 本发明提供一种应用于一卷积编码信号的解码方法，该卷积编码信号是包含一栅格，该方法包含：自该栅格决定多个第一子栅格；解码该多个第一子栅格；自该栅格决定多个第二子栅格，该多个第二子栅格的终端点不同于该多个第一子栅格的终端点；以及，解码该多个第二子栅格。
- 一种卷积编码实时译码装置及方法-201610089174.9
- 杨丽莎;郑彬;向为;张华;彭果;易文鑫;朱增贤;王帅 - 湖南北云科技有限公司
- 2016-02-17 - 2016-07-13 - H03M13/23
- 本发明公开了一种卷积编码实时译码装置及方法，在译码器中增加一个帧头检测单元以及一个数据源切换单元。利用帧头检测单元实时检测译码结果是否含有正确的帧头，如果无正确帧头则控制数据源切换单元将输入的待译码数据错开一个数据位，再重新开始译码，直到译码正确为止，本发明不需要额外的辅助即可实现从任意起始位置开始译码，大幅降低了接收机的实现复杂度。
- 一种尾码可配置的Viterbi解码方法及解码器-201510824179.7
- 韩冬;车广庆;唐会彦;孙刚;苏泳涛;石晶林 - 中国科学院计算技术研究所
- 2015-11-24 - 2016-02-24 - H03M13/23
- 本发明提供一种尾码可配置的Viterbi解码方法及解码器，所述方法包括：步骤1)、量化待解码的数据，其中，针对咬尾编码方式在量化后的码块前加入从该量化后的码块尾部截取的数据；步骤2)、对步骤1)得到的数据进行网格计算处理，形成状态网格信息，其中，所述状态网格信息用于指示网格图中的状态之间的关系；步骤3)、根据所述状态网格信息，从回溯的起始状态开始进行回溯处理得到逆序的解码结果，并且将所述逆序的解码结果正序输出。本发明提供的Viterbi解码方法及解码器能够针对咬尾和零尾卷积码进行Viterbi解码，同时能够快速有效地完成规定计算，适用于多种通信标准，并且不会占用过多额外资源。
- 专利分类
