[发明专利]一种芯片的蚀刻方法

说明书

技术领域

本发明属于芯片设计领域，涉及一种芯片的蚀刻方法。

背景技术

随着现代社会生活的日新月异，各种电子产品相继融入现代社会的生活中，带给用户很多便利。这些电子产品均配置不同的芯片，而芯片是将晶体管、二极管、电阻器及电容器等电路元件聚集于晶片上，形成完整的逻辑电路，以达到控制、计算或记忆等功能，让电子产品得以发挥其功用并加以处理用户的各种事务，相当方便。

芯片一般包括保护层、金属层、氧化层及底层，其中需要蚀刻的为保护层、金属层、及部分氧化层；芯片制作时分别采用突破步骤、主蚀刻步骤、过蚀刻步骤完成上述三层的蚀刻。然而，现有的芯片蚀刻方法制作而成的芯片的良品率较低，主要是由于机台对氧化层的刻蚀时中间快、边缘慢，故在氧化层中间易造成管沟(trench)。

另外，现有的芯片蚀刻方法，在主蚀刻步骤中，蚀刻气体为25个单位体积流量的Cl₂、45个单位体积流量的BCl₃、5个单位体积流量的CHF₃，蚀刻压力为8mT，下电极为140Wb，通过金属层端点返回的信号来控制蚀刻的结束。在过蚀刻步骤中，蚀刻气体为25个单位体积流量的Cl₂、45个单位体积流量的BCl₃、5个单位体积流量的N₂，蚀刻压力为8mT，下电极为80Wb，通过控制蚀刻时间来控制蚀刻的结束，其蚀刻时间为15s。上述两步骤中，BCl₃的流量及下电极的能量过高，而BCl₃的流量越高、下电极的能量越高对芯片的轰击越强烈，也容易使芯片造成管沟(trench)缺陷。同时，上述两步骤的蚀刻压力稍低，压力越低、整片芯片刻蚀的均匀性越差。

发明内容

本发明的目的是提供一种可以提高制作芯片成功率的芯片蚀刻方法。

为了实现上述目的，本发明提供一种芯片的蚀刻方法，该芯片包括保护层、金属层、氧化层及底层；所述蚀刻方法包括突破步骤、主蚀刻步骤、过蚀刻步骤，突破步骤完成保护层的蚀刻，主蚀刻步骤完成金属层的蚀刻，过蚀刻步骤完成氧化层的蚀刻；所述主蚀刻步骤分为第一主蚀刻步骤及第二主蚀刻步骤；所述第一主蚀刻步骤通过控制蚀刻时间来控制蚀刻的结束；所述第二主蚀刻步骤通过金属层端点返回的信号来控制蚀刻的结束。

在上述芯片的蚀刻方法中，所述金属层为铝铜合金；所述保护层包括氧化硅层、氮化钛层。

在上述芯片的蚀刻方法中，在所述第一主蚀刻步骤中蚀刻机台使用压力F1完成蚀刻，在第二主蚀刻步骤中蚀刻机台使用压力F2完成蚀刻，F2与F1之比的范围为1-3。

在上述芯片的蚀刻方法中，在所述第一主蚀刻步骤中蚀刻机台使用压力F1完成蚀刻，在过蚀刻步骤中蚀刻机台使用压力F3完成蚀刻，F3与F1之比的范围为1-3。

在上述芯片的蚀刻方法中，在所述第一主蚀刻步骤中使用蚀刻气体，该气体为25个单位体积流量的Cl₂、45个单位体积流量的BCl₃、5个单位体积流量的CHF₃；在过蚀刻步骤中使用蚀刻气体，该气体为25个单位体积流量的Cl₂、20个单位体积流量的BCl₃、0-5个单位体积流量的N₂。

在上述芯片的蚀刻方法中，在所述第一主蚀刻步骤中使用蚀刻气体，该气体为25个单位体积流量的Cl₂、45个单位体积流量的BCl₃、5个单位体积流量的CHF₃；在过蚀刻步骤中使用蚀刻气体，该气体为25个单位体积流量的Cl₂、20个单位体积流量的BCl₃、0-5个单位体积流量的N₂。

在上述芯片的蚀刻方法中，在所述第一主蚀刻步骤中使用下电极P1完成蚀刻，在第二主蚀刻步骤中使用下电极P2完成蚀刻，P2与P1之比的范围为1/3-1。

在上述芯片的蚀刻方法中，在所述第一主蚀刻步骤中使用下电极P1完成蚀刻，在过蚀刻步骤中使用下电极P3完成蚀刻，P3与P1之比的范围为1/3-1。

与现有技术相比，本发明揭示的芯片蚀刻方法通过把主蚀刻步骤分为第一主蚀刻步骤及第二主蚀刻步骤，两步骤分别使用不同的蚀刻控制方法，增加芯片表层的一致性，消除了以往在氧化层中间造成的管沟，从而提高芯片的良品率。

附图说明

图1是芯片蚀刻前的结构示意图。

图2是芯片蚀刻后的结构示意图。