[发明专利]图像传感器及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及图像传感器及其形成方法。

背景技术

目前电荷耦合器件(charge coupled device，CCD)是主要的实用化固态图图像传感器件，它具有读取噪声低、动态范围大、响应灵敏度高等优点。但是CCD同时具有难以与主流的互补金属氧化物半导体(Complementary-Metal-Oxide-Semiconductor，CMOS)技术相兼容的缺点，即以CCD为基础的图像传感器难以实现单芯片一体化。而CMOS图像传感器(CMOS Image sensor，CIS)由于采用了相同的CMOS技术，可以将像素单元阵列与外围电路集成在同一芯片上，与CCD相比，CIS具有体积小、重量轻、功耗低、编程方便、易于控制以及平均成本低的优点。

通常，CMOS图像传感器包括至少一个具有光敏感区域的像素单元。每个像素单元包括形成于光敏感区域的光敏感元件和至少一个晶体管。当有光线入射到光敏区域比如表面定扎(PIN)的光电二极管区域上，光电二极管中积累由于入射光产生的光电子电荷。晶体管控制将光电子电荷的转换成电信号输出。

现有技术的光电二极管区域参照图1A加以说明，在p型半导体衬底101上形成有场氧化层102用于器件隔离。场氧化层102可以采用局部氧化硅(LOCOS)形成，或者采用浅沟槽隔离(STI)方法形成。然后，在场氧化层102下形成p型电荷阻挡层103以阻止器件之间产生漏电流而造成相邻像素单元的互相干扰。

参照图1B，在半导体衬底101上形成离子注入掩模版(未示出)以在p型半导体衬底101上形成开口暴露出光电二极管区域3a和3b，然后进行第一离子注入以形成n型第一掺杂阱104。然后，进行高剂量低能量的第二离子注入以在第一掺杂阱104上半导体衬底101表面以下形成p型的第二掺杂阱105。然后，将半导体衬底101进行退火，以便使注入的第一掺杂阱104和第二掺杂阱105进行扩散。形成第二掺杂阱105的目的为形成定扎表面电荷的光电二极管。每个光电二极管包括p型的第二掺杂阱105、n型的第一掺杂阱104以及n型的第一掺杂阱104以下的p型半导体衬底101。

然而，采用上述技术形成的图像传感器的一个致命缺陷是相邻像素单元的光电二极管之间产生的漏电流，尽管电荷阻挡层103位于器件隔离层102以下，由于第一掺杂阱104是通过低剂量高能量注入形成，注入深度比较深，产生的漏电流不能被有效阻止。入射到相邻像素单元的光线由于互连金属线(interconnect step height)的遮光会引入异常信号；同时，相邻像素单元的漏电流引入了较大干扰信号，降低了图像传感器的信噪比。

为此，专利号为6545302的美国专利公开了一种图像传感器，参照图2，该发明的图像传感器包括第一像素单元和第二像素单元，每个像素单元包括具有第一导电类型的半导体衬底301和形成于半导体衬底301中的器件隔离层302；形成于器件隔离层302之下的电荷阻挡层303；形成于第一像素单元和第二像素单元的光电二极管区域和器件隔离层302之间的深沟槽305；形成于半导体衬底301表面的第一像素单元的光电二极管区域的具有第一导电类型的第一掺杂阱306；以及在深沟槽305内的绝缘层311(insulating member)；以及形成于半导体衬底301中的位于第一掺杂阱306之下的具有第二导电类型的第二掺杂阱308。

上述专利采用深沟槽把相邻像素单元的光电二极管区域进行隔离，以阻止漏电流，防止相邻像素单元之间产生干扰信号。但是采用上述技术，由于深沟槽和器件隔离层并行存在相邻光电二极管区域之间，减小了光电二极管的有效面积，因此像素单元对光的响应速度和质量都会下降而影响像素单元的性能。

发明内容

本发明解决的问题是现有技术中位于相邻像素单元的光电二极管之间的深沟槽与器件隔离层并排，减小了光电二极管的有效面积，使得像素单元对光的响应速度和质量都会下降而影响像素单元的性能。