[发明专利]减小霍尔集成电路失调电压方法及其装置

说明书

【技术领域】

本发明涉及到半导体集成电路的改进，尤其是霍尔器件。更具体 地说，涉及到一种减小集成在集成电路中的霍尔器件失调电压布图设 计方法及其装置。

【背景技术】

基于霍尔效应原理工作的霍尔器件主要作为磁传感器所使用。众 所周知，采用硅材料制作的霍尔器件的优势在于，它们的制造技术与 微电子集成电路技术兼容，可以和各种保障电路(例如调整、补偿和 保护等电路)和信号处理电路(例如放大器、施密特触发器、带通滤波 器和输出器等电路)等集成在一起构成各种功能电路，实现大批量生 产，大幅度降低了生产成本；输出信号可供计算机和各种仪器设备直 接使用，非常方便。因此霍尔集成电路作为一个重要的分支获得了很 大的发展。在过去20年，已批量生产的霍尔集成电路包括霍尔线性 电路、霍尔开关电路、霍尔功率电路、霍尔微功耗电路、霍尔齿轮传 感器电路等等，并已在磁场测量、物体运动参量(速度、转速、位置、 位移等)的检测、无触点开关、电流传感等各个领域得到了愈来愈广 泛的应用。而且，据预测，在今后二十年中，它们仍将在这些应用中 起主导作用，因而吸引了许多专家、学者对它们尚存的不足进行了大 量的改进研究。在若干改进性研究课题中，控制和减小霍尔器件的失 调电压一直引起研究的重点之一。

硅材料的霍尔迁移率较小，产生的霍尔电压也很微弱，因此失调 电压是霍尔电路设计中必须尽力减小的参数。失调电压是由于材料的 不均匀性、晶体的各向异性、表面状态、制作上的机械误差(例如光 刻套准性)以及包封材料的压力和半导体的热不匹配等多种复杂因素 引起的。在这方面，人们也进行了大量的研究工作，找到了许多改进 方法，使失调电压降低几个数量级，其中霍尔单元的阵列状对称性设 计是减小失调电压的行之有效的方法。

早期的霍尔效应单元采用如图1所示的单一的霍尔单元(霍尔 片、霍尔板，Hall Plate)，这种单一结构易受热量、机械压力的影 响，因此输出的霍尔电压会随着温度、大气压力、机械压力的变化而 变得不平衡。霍尔效应单元可等效为如图2所示的一四个电阻组成的 文氏电阻桥网络。图2中的ΔR代表失调。那么对于电压偏置的情况， 则失调电压为：VOFF=ΔRRV.]]>

为了避免如上所述的单一霍尔单元的缺点，在许多设计中已广泛 采用如图3所示的对称性四霍尔单元阵列的布图设计。这四个并列的 霍尔单元提供了一种“物理平均”的霍尔电压输出。使得失调误差、 机械压力等的失配可以互相抵消，在稳定性和失调电压等方面有10 倍数量级的改进。但实际上即使采用了如图2的对称性阵列霍尔单元 的布图设计，仍然会有一些导致失调电压的因素不可预计和控制。图 3中的箭头方向代表电流方向。如图4为采用双极(Bipolar)工艺实 现的四霍尔单元阵列和其外围电路(仅给出了一个NPN晶体管)的剖 面图。

【发明内容】

本发明所要解决的技术问题是克服上述现有技术中所存在的缺 陷，采用简单的设计原理，提供一种霍尔单元图形匹配性、对称性、 一致性更好，并受霍尔器件周围的其它器件影响更小的霍尔输出电压 失调更小的布图设计方法及其装置。

本发明采用了下列技术方案解决了其技术问题：一种减小霍尔集 成电路失调电压方法，其特征在于是将霍尔单元阵列位于芯片的中心 部分，其他为霍尔单元服务的电路器件置于霍尔单元阵列的周围，并 将霍尔单元阵列中的霍尔单元并联联接，每个霍尔单元的周边被重掺 杂所形成的隔离带和外延层所包围。

根据上述的减小霍尔集成电路失调电压方法所涉及的装置，包括 一半导体P型基层衬底，以及在半导体P型基层衬底上生长轻掺杂的 半导体N型外延层。在半导体N型外延层上还置有被重掺杂的半导体 P型隔离带，该隔离带将半导体N型外延层分割成至少三块孤立的霍 尔单元，且霍尔单元呈中心对称排列的阵列，各霍尔单元之间并联联 接。

本发明的特点是通过使霍尔单元阵列的位于芯片的中心部分，其 它为霍尔单元服务的电路器件(如霍尔电压放大器)位于霍尔单元的 周围的布图方式，从而使得霍尔器件受芯片边缘的应力和压力等的影 响趋于一致。