[发明专利]ICP等离子体反应器中控制硅槽和二氧化硅厚度的方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及半导体晶圆制造工艺领域，具体是指一种在感应耦合等离子体(ICP，Inductively-Coupled-Plasma)反应器中控制硅槽(Si Recess)深度和形成二氧化硅保护层并精确控制其厚度的方法。

背景技术

现代社会中，随着科学技术的不断进步，半导体技术不断发展，特别是对于现代的超大规模集成电路芯片来说，各种各样的工艺方法和设计方式层出不穷。而对于二氧化硅保护层来说，在现代硅集成电路的制造和装配工艺中扮演了非常重要的角色，通常情况下，它们是通过热氧化工艺形成的，也就是将硅晶圆放入炉子中使得硅表面暴露在高温下的氧化环境中(比如氧气O₂、水H₂O等)。

现有技术中，半导体晶圆的多晶硅栅极蚀刻过程首先是经过光阻去除(Photo Resist Strip)处理，接着通过湿法洗涤工艺将残留的光阻物质和颗粒完全清除，请参阅图1所示；然后在后续的处理步骤中在硅表面形成牺牲层或者保护氧化层。

现有工艺技术虽可以精确控制二氧化硅保护层的生长及其厚度，但无法控制硅槽的深度，从而无法很好的满足特定的器件要求。

发明内容

本发明的目的是提供一种简单且能够独立有效控制硅槽深度和二氧化硅层保护厚度以满足特定器件的要求、且成品率高、制造成本低、循环时间短的方法。

为了实现上述的目的，本发明的ICP等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法如下：

该ICP等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法，其主要特点是，所述的方法包括以下步骤：

(1)将经过光阻去除处理后的多晶硅栅极晶圆放置于感应耦合等离子体反应器中；

(2)先在没有加载射频偏压电源的条件下注入活性蚀刻气体对半导体晶圆进行各向同性蚀刻，并形成硅槽；

(3)然后在加载射频偏压电源的条件下注入氧气等离子体，在半导体晶圆表面形成二氧化硅保护层。

该ICP等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法的活性蚀刻气体为四氟化碳气体。

该ICP等离子体反应器中控制硅槽深度和二氧化硅层厚度的方法的对半导体晶圆进行各向同性蚀刻过程中的压力为5～20公吨(mT，Metric Ton)，四氟化碳气体流速为20～100标准状态毫升/分(sccm，standard-state cubic centimeter per minute)，反应时间为5～30秒。

该ICP等离子体反应器中控制硅槽和二氧化硅厚度的方法的射频偏压为50～150V。

采用了该发明的ICP等离子体反应器中控制硅槽和二氧化硅厚度的方法，由于其通过将经过光阻去除处理后的半导体晶圆放置于感应耦合等离子体反应器中，通过在预设的工艺条件下通入活性蚀刻气体对半导体晶圆进行各向同性蚀刻，形成一定深度的硅槽，接着在预设的工艺条件下再通入氧气等离子体，从而在半导体晶圆表面形成一定厚度的二氧化硅掩膜层，从而实现了独立有效地控制硅槽深度和二氧化硅层的厚度，在一定范围内较好地满足了特定半导体器件的要求，而且成品率高，产品的工作性能稳定可靠，同时制造成本较低；不仅如此，本发明的方法能够广泛应用于0.13μm工艺水平的牺牲氧化层形成的多晶硅栅极蚀刻，应用范围广泛，为半导体制造工艺的进一步发展奠定了坚实的基础。

附图说明

图1为现有技术中的半导体晶圆的多晶硅栅极蚀刻工艺的流程图。

图2为本发明的利用ICP等离子体反应器进行半导体晶圆的柱栅极蚀刻工艺的过程示意图。

图3为本发明的方法中各种工艺条件和氧化层厚度关系的窗口检测结果示意图。

图4a为未经过本发明的方法处理的没有形成硅槽的半导体晶圆栅极蚀刻在透射电子显微镜TEM下的照片。

图4b为经过本发明的方法处理后的形成硅槽的半导体晶圆栅极蚀刻在透射电子显微镜TEM下的照片。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

请参阅图2所示，该ICP等离子体反应器中控制硅槽和二氧化硅厚度的方法，包括以下步骤：

(1)将经过光阻去除处理后的多晶硅栅极晶圆放置于感应耦合等离子体反应器中；