[发明专利]光电探测器和用来提高收集的N－层结构

说明书

技术领域

本发明通常涉及图像传感器领域，更具体地，涉及具有为了降低串扰而用与光电探测器的集电区相同导电类型的轻掺杂层的图像传感器。

背景技术

如本领域所熟知的，有源CMOS图像传感器典型地由像素阵列组成。典型地，每个像素由光电探测器元件和一个或多个晶体管组成，以读出表示光电探测器感知的光的电压。图1a示出了用于有源像素图像传感器的一种典型的像素布局。该像素由光电二极管光电探测器(PD)、用来将光生电荷读出到浮置扩散区(FD)上的转移栅极(TG)组成，该浮置扩散区(FD)将该电荷转变成电压。在信号从光电二极管读出之前，复位栅极(RG)用于将浮置扩散区复位到电压VDD。源跟随器晶体管的栅极(SF)连接到浮置扩散区，用来缓冲来自浮置扩散区的信号电压。该缓冲电压在V_OUT通过用来选择要被读出的那行像素的行选择晶体管栅极(RS)连接到列通路(buss)(未示出)。

由于对在给定光学格式内的越来越高的分辨率需求使得像素尺寸越来越小，这使得保持器件的其它关键性能方面变得日益困难。具体地，随着像素尺寸减小，像素的量子效率和串扰开始急剧恶化。(量子效率下降并且像素之间的串扰增加)。串扰定义为未点亮的与点亮的像素的信号比，并且可以表示为分数或百分比。因此，串扰表示不能被在其下产生信号的像素收集的信号的相对量。最近，已说明了提高量子效率的方法，但是以增加了串扰为代价。(参见美国专利6,225,670B1中的图4)。可选地，已使用了用来图像浮散(blooming)保护的垂直溢出漏(VOD)结构，其以量子效率为代价降低了串扰(S.Inoue等，“A 3.25M-pixel APS-C size COMS Image Sensor”，Eisoseiho Media Gakkai Gijutsu Hokoku(Technology Report，Image Information Media Association)Eiseigakugiko，vol.25，no.28，pp.37-41，2001年3月，ISSN 1342-6893.)。

增加光电探测器的耗尽深度将会增加器件的收集效率，由此提高量子效率和串扰性质。在过去，这已经通过降低制造探测器的体材料的掺杂浓度实现了。然而，这种途径已经知道会导致降低电荷容量和增加暗电流产生(由于体扩散成分增加)，由此降低了探测器的动态范围和曝光宽容度。

美国专利6,297,070避免了这些特定的困难并描述了一种光电探测器结构，其中光电二极管掺杂比在制造CMOS图像传感器中使用的其它源和漏n-型掺杂剂更深。增加的耗尽深度增加了收集效率，由此增加了量子效率同时减少了串扰。然而，在使用高能注入构建这种结构时，n-二极管至p外延结深度(由此，耗尽深度)受用来阻挡由器件的其它区的注入的掩模层(一般为光致抗蚀剂)厚度的限制。因此，可以在该步骤中使用的最大抗蚀剂厚度和纵横比(抗蚀剂高度比抗蚀剂开口)成为限制性因素。

此外，在现有技术中，利用经由图1b和1c中的实例示出的单一的、相对浅的注入，形成了钉扎(pinned)光电二极管的n型区。在图1d中示出了由这种现有技术的空光电二极管产生的电位剖面。由该图可以看到，该实例现有技术像素结构的耗尽深度(在电位梯度为零的点上)仅为大约1.2μm。在绿色和红色波长处，硅中的吸收深度大于该耗尽深度。因此，大于该耗尽深度产生的载流子，会横向扩散进入相邻的光电位置，这有助于引起串扰。

因此，在本领域内需要在没有影响其它成像性能特征且没有上述制造难点的情况下，提供能够同时提高量子效率和串扰属性的结构。

发明内容

本发明要克服上面列出的一个或多个问题。简而言之，根据本发明的一个方面，本发明在于提供一种带有具有多个第一导电类型光电探测器的图像区域的图像传感器，包括：第二导电类型的衬底；跨越图像区的第一导电类型的第一层；第二导电类型的第二层；其中第一层在衬底和第二层之间，并且多个光电探测器设置在第二层中并邻接第一层。

本发明的有利效果

本发明具有下面的优点，提供一种没有影响其它成像性能特征能够同时提高量子效率和串扰属性的结构。

附图说明

图1a是现有技术图像传感器的顶视图；

图1b是现有技术图像传感器的二维掺杂；

图1c是现有技术图像传感器的掺杂剖面；

图1d是现有技术图像传感器的电位剖面；

图2是串扰对耗尽深度的图表；

图3是本发明的图像传感器的顶视图；

图4a是本发明的图像传感器的截面图；