[发明专利]具有增强的容许过擦除的控制栅极方案的存储器结构

说明书

技术领域

本发明涉及半导体存储器，且特定来说涉及减小过擦除的存储器单元的影响或容许过擦除的存储器单元的非易失性或快闪存储器。

背景技术

在快闪存储器操作中，存储器单元的逻辑状态由存储在电隔离的浮动栅极上的电子电荷操纵。执行感测操作以确定表示存储的数据值的所存储电荷的量。由于围绕浮动栅极的能量障壁或氧化物层的固有性质，浮动栅极上存在的电荷随着时间而保持，且所存储电荷的量的精度是关键的，因此所表示的数据保持精确和可靠。对于多状态或多数据位存储器单元来说，精度也变得更加重要。

Fowler-Nordheim隧穿和沟道热电子注射是用于擦除和/或编程快闪存储器单元的方法。因为通常使用区块擦除方案擦除大量存储器单元，所以具有较快擦除速度的存储器单元可能变为过擦除，而具有较慢擦除速度的存储器单元可能未成功擦除。存在表示存储器单元中不同存储状态的各种阈值电压分布。针对正常擦除的存储器单元的第一阈值电压通常以零伏为中心或略高于零伏，且针对经编程存储器单元的第二阈值电压通常大约以2伏为中心或高于2伏。然而，针对过擦除的存储器单元的阈值电压通常以零伏以下为中心。当发生过擦除条件时，零伏不再在过擦除的存储器单元的阈值电压以下。如果没有矫正存储器单元的过擦除条件，那么过擦除的存储器单元将在存储器阵列的其它区域中引导泄漏电流，从而引起读出放大器或位线故障以及其它操作错误。

在发生过擦除条件之后解决过擦除的存储器单元问题的常用方法是使用擦除恢复程序。擦除恢复程序通常由存储器控制器电路或微处理器执行，以矫正负阈值电压移位。恢复程序将过擦除阈值电压改变为正常擦除的阈值电压。典型的程序利用以低电压电平施加的编程脉冲，以对过擦除的存储器单元进行部分编程并调整其负阈值电压。实现可将过擦除的存储器单元的负阈值电压调整到恰好在所需的经擦除单元边界内的有效部分编程脉冲需要非常高的精度。而且，实施擦除恢复程序引入了进入无限恢复和擦除循环的可能。

还设计替代方法来减少或消除可能的过擦除的存储器单元。举例来说，颁予Prall的题为“Flash Memory With Overerase Protection”的第6,442,066号美国专利减少了过擦除错误。然而，Prall必须在存储器阵列的每一行中提供隔离晶体管。颁予Lee等人的题为“Flash Memory Array Having Maximum And Minimum Threshold VoltageDetection For Eliminating Over Erasure Problem And Enhancing Write Operation”的第6,381,670号美国专利减少了过擦除错误，但必须向字线施加负电压，从而影响了整行存储器单元。Prall和Lee都仅选择了存储器阵列中的全部字线或一行存储器单元，且无法隔离小于存储器阵列中的一行的个别区或区域。

发明内容

本发明的示范性实施例提供一种减小或防止非易失性存储器单元的过擦除的影响的方法和存储器装置。将多个非易失性存储器单元布置成行和列的阵列。当读取存储器单元时，向至少一个目标存储器单元施加读取电压，且还向与所述目标存储器单元在同一行中的至少另一个选定存储器单元施加低于过擦除的存储器单元阈值电压的负偏置电压。

本发明的优点消除了对存储器控制器或微控制器针对每一个过擦除的存储器单元识别和运行恢复操作的需要，因此减少了存储在微控制器中的指令的数目。另外，本发明改进了存储器电路容许过擦除的存储器单元的能力，允许施加具有较宽操作窗口的编程电压，且提供较快的总擦除时间。而且，经编程存储器单元与经擦除单元之间阈值电压的较大分离提供了用于区分存储器单元中所存储状态的增加的容限。

附图说明

图1是MONOS存储器阵列的示范性电路图。

图2是可耦合到图1中MONOS存储器阵列的控制栅极逻辑电路的示范性框图。

图3是读取图1的目标存储器单元的示范性流程图。

具体实施方式

在示范性存储器阵列中，许多非易失性存储器单元布置成行和列的阵列。存储器阵列包含耦合到一行中的存储器单元栅极或耦合到与存储器单元耦合的控制装置的字线。

字线通常用于选择存储器阵列内的一行存储器单元。位线通常耦合到列中存储器单元的漏极或源极，且选择性地耦合到读出电路以确定存储器单元中的存储状态。在字线或行结合位线或列的交叉位置处选定单一存储器单元。