[发明专利]快闪存储器装置中的存储块擦除

说明书

技术领域

本发明大体上涉及存储器装置，且明确地说本发明涉及擦除快闪存储器装置。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器是一种可以块的形式而不是以一次一个字节的方式擦除和重新编程的类型的存储器。典型的快闪存储器包括存储器阵列，存储器阵列包含大量存储器单元。所述存储器单元的每一者包含能够保存电荷的浮动栅极场效应晶体管。单元通常分组为块。块内的单元的每一者可通过为浮动栅极充电而以随机方式被电编程。单元中的数据由浮动栅极中存在或不存在电荷来确定。可通过块擦除操作从浮动栅极中去除电荷。

图1说明对于快闪存储器块的典型现有技术擦除操作。存储块在执行擦除操作之前首先被预编程101。接着，擦除存储块103。接着，执行擦除检验读取105。如果检验操作失败，那么执行擦除操作103。如果通过擦除检验，那么已成功完成擦除操作107。

对待擦除的存储器阵列进行预编程，以便减小单元进入耗尽模式的可能性。当快闪存储器装置中的单元被擦除时，其可能被擦除到这种程度：其进入耗尽且即使当那些单元具有0V的栅极电压时也传导电流。这影响了对其各自列中所有其它单元的读取。通过对存储器进行预编程，单元从已知的已编程状态开始，且因此不太可能进入过擦除的耗尽状态。

进行擦除操作，将单元擦除为至少最小电压电平。图2说明经历典型现有技术擦除操作的快闪存储块的简化示意图。位线的漏极与源极连接与选择栅极漏极晶体管和选择栅极源极晶体管一样，均保持浮动(F)。待擦除的块的字线处于接地电位。虚线指示在此操作期间选择的存储器单元。

执行擦除检验操作，以便确定对存储块的每一单元的擦除操作成功与否。图3中说明经历典型现有技术擦除检验操作的快闪存储块的简化示意图。擦除检验操作至少部分包括将每一单元的擦除电流与读出放大器参考电流电平进行比较。在此操作期间，块的所有字线保持0V，同时选定的位线301、302偏压在V_CC。将0V脉冲施加到未选定的位线303。选择栅极漏极和源极晶体管通常处于4.5V，这在此项技术中通常称为V_pass。图3的虚线指示在此操作期间选择的存储器单元。

图16展示又一擦除检验操作。此操作将块的字线偏压在0V，同时位线偏压在0V。选择栅极漏极和源极晶体管通常处于4.5V的V_pass。源极线处于V_CC。

如果一列单元在擦除检验之后仅具有一个未擦除的单元，那么现有技术擦除操作将额外擦除脉冲施加到整个列。这可能使列中已被擦除且不需要额外擦除脉冲的存储器单元受到过度应力。单元受到过度应力可能增加其故障率。

出于上述原因，且出于所属领域的技术人员在阅读并理解本说明书之后将了解的下文陈述的其它原因，此项技术中需要一种减小对快闪存储器装置中的存储器单元的过度应力的擦除算法。

发明内容

本发明解决了与擦除非易失性存储器装置有关的上述问题以及其它问题，且通过阅读和研究以下说明书将了解所述问题。

本发明涵盖一种擦除快闪存储器装置中的存储器块的方法。所述存储器块具有组织成列和行的多个存储器单元。所述方法包括对待擦除的存储块执行擦除操作。接着执行擦除检验读取操作以确定是否存在任何未擦除的单元。如果一个或一个以上存储器单元仍是被编程的，那么执行正常存储器读取操作，以便确定哪些存储器单元是被编程的。执行选择性擦除操作，使得只有包括未擦除的存储器单元的行经历另一擦除操作。

本发明的另外的实施例包含具有不同范围的方法和设备。

附图说明

图1展示典型现有技术擦除与检验操作的流程图。

图2展示擦除操作期间典型现有技术快闪存储器阵列的简化示意图。

图3展示擦除检验读取操作期间典型现有技术快闪存储器阵列的简化示意图。

图4展示本发明的快闪存储器阵列的简图。

图5展示本发明的用于擦除与检验操作的方法的一个实施例的流程图。

图6展示本发明的正常读取操作期间的快闪存储器阵列的简化示意图。

图7展示本发明的选择性擦除操作期间的快闪存储器阵列的简化示意图。

图8展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。

图9展示本发明的用于擦除与检验操作的方法的另一实施例的流程图。