[发明专利]快闪存储器装置中的存储块擦除

权利要求书

1.一种擦除包括多个存储块的快闪存储器装置的方法，每一存储块具有组织成列和行的多个存储器单元，所述方法包括：

对第一存储块执行擦除操作；

确定所述多个存储器单元中是否有任一者未被擦除；以及对所述未擦除的存储器单元执行选择性擦除操作。

2.根据权利要求1所述的方法，其中所述选择性擦除操作包括对每一包括未擦除的存储器单元的行执行擦除操作。

3.根据权利要求1所述的方法，其中所述选择性擦除操作包括仅将包括未擦除的存储器单元的行偏压在预定电位。

4.根据权利要求3所述的方法，其中所述预定电位是接地电位。

5.根据权利要求1所述的方法，其中确定所述多个存储器单元中是否有任一者未被擦除包括执行存储器读取操作。

6.根据权利要求5所述的方法，其中所述存储器读取操作包括依次将所述存储块的行的每一者逐个地偏压在读取电位，同时将所述存储块的选定的列偏压在预充电电压，将未选定的列偏压在接地电位，且将未选定的行偏压在预定V_PASS电压。

7.根据权利要求6所述的方法，其中所述读取电位是接地电位，且所述预充电电压在0V到V_CC的范围内。

8.根据权利要求3所述的方法，其进一步包含允许使所述存储块的所有剩余行和所有列浮动。

9.根据权利要求1所述的方法，其进一步包含：

对所述存储块执行第一擦除检验读取操作；

如果所述多个存储器单元中的一者或一者以上未被擦除，那么对所述存储块执行选择性存储器读取操作以确定所述多个存储器单元中的哪一者未被擦除。

10.根据权利要求9所述的方法，其中所述擦除操作包括将每一行偏压在0V。

11.根据权利要求10所述的方法，其中所述擦除操作进一步包括使所述存储块的列浮动。

12.根据权利要求9所述的方法，其进一步包含当已执行最大数目的擦除检验读取操作时指示擦除操作失败。

13.根据权利要求9所述的方法，其中执行所述第一擦除检验读取操作包括依次以预定电压偏压每一行。

14.根据权利要求9所述的方法，其中所述第一擦除检验读取操作具有第一读取时间，且所述方法进一步包括：

如果所述第一擦除检验读取操作失败，那么对所述存储块执行所述擦除操作；以及

对所述存储块执行第二擦除检验读取操作，所述第二擦除检验读取操作具有大于所述第一读取时间的第二读取时间。

15.根据权利要求14所述的方法，其中所述第二读取时间为10μs，且所述第一读取时间为小于10μs的预定时间。

16.根据权利要求14所述的方法，其进一步包含重复所述擦除操作和所述第二擦除检验读取操作直到通过所述第二擦除检验读取操作为止。

17.根据权利要求9所述的方法，其中所述选择性擦除操作包括这样的擦除操作：使得仅包括所述未擦除的存储器单元的行经历所述擦除操作。

18.根据权利要求17所述的方法，其进一步包含当已执行所述最大数量的擦除检验读取操作时指示擦除失败。

19.根据权利要求18所述的方法，其进一步包含从执行所述擦除检验读取操作开始重复所述方法，直到指示擦除失败或所述多个存储器单元全部被擦除为止。

20.一种快闪存储器装置，其包括：

存储器阵列，其具有多个存储块，每一存储块由排列成行和列的多个存储器单元组成；以及

控制电路，其适于执行存储器擦除和检验方法，所述方法包括：对所述多个存储块的第一存储块执行擦除操作，确定所述多个存储器单元中是否有任一者未被擦除，和对所述未擦除的存储器单元执行选择性擦除操作。

21.根据权利要求20所述的快闪存储器装置，其中所述存储器阵列排列成NAND或NOR结构中的一者。

22.一种电子系统，其包括：

处理器，其产生系统信号；以及

快闪存储器装置，其耦合到所述处理器并接受控制信号，所述装置包括：

存储器单元阵列，其排列成多个存储块，每一存储块具有多个存储器单元，所述存储器单元排列成行和列使得所述行与字线耦合且所述列与位线耦合；以及控制电路，其适于执行包含以下步骤的方法：对所述多个存储块的第一存储块执行擦除操作，确定所述多个存储器单元中是否有任一者未被擦除，和对所述未擦除的存储器单元执行选择性擦除操作使得仅擦除那些包括未擦除的存储器单元的字线。